时域反射率测定（TDR）
时域反射率测定（TDR）的理论基础
TDR的概述和原理
TDR是测量什么的装置？它与电磁分析有什么关系？
简单说，就是向传输路注入一个阶跃波——即快速上升的脉冲——然后观察反射波的时间波形。阻抗出现不连续的地方会产生信号反射，通过分析反射波的幅度和到达时间，就能知道不连续点在"哪里"以及"是什么样的"不连续。
原来如此，这和雷达的原理很类似。但这和CAE怎么联系起来呢？
在高速基板设计验证中是必不可少的。比如PCIe Gen5/6或DDR5的配线，一个通孔的阻抗不连续就能毁掉信号质量。3D FEM分析可以提前预测TDR波形，在试制前发现问题，这是最大的优势。
能在试制前发现问题是很大的优势。具体在什么场景下使用呢？
典型应用场景包括：
- PCB配线的特性阻抗验证：确认50 Ω或100 Ω差分设计值是否在±5%内
- 通孔的不连续评估：优化通孔直径、防焊盘尺寸和导通长度
- 连接器的阻抗轮廓：确定焊接接合部的容性不连续位置
- 电缆、束线的断线位置检测：用于汽车和航空大型束线的诊断
反射系数与传输线理论
能用数学公式解释反射发生的机制吗？
当传输线的特性阻抗为 $Z_0$，负载阻抗为 $Z_L$ 时，反射系数 $\rho$（希腊字母"rho"）定义如下：
$\rho$ 的值代表的含义：
- $\rho = 0$：完全匹配（$Z_L = Z_0$）。无反射。理想状态
- $\rho = +1$：开路端（$Z_L = \infty$）。入射波同相全反射
- $\rho = -1$：短路端（$Z_L = 0$）。入射波反相全反射
- $0 < \rho < 1$：感性不连续。TDR波形阶跃上升
- $-1 < \rho < 0$：容性不连续。TDR波形阶跃下降
TDR波形向上跳表示阻抗升高方向的不连续，向下跳表示阻抗降低方向。很好理解！
阻抗轮廓重构
可以从反射系数推算出阻抗的实际值吗？
当然可以。从反射波形读取时刻 $t$ 的反射系数 $\rho(t)$，就可以用下式重构该位置的阻抗：
这里 $\rho(t)$ 是从入射波 $V_i$ 与反射波 $V_r$ 的比值实验得出的：
举个例子，对于 $Z_0 = 50\,\Omega$ 的同轴电缆，TDR测定时某个位置 $\rho = 0.2$，则：
$$Z = 50 \times \frac{1 + 0.2}{1 - 0.2} = 50 \times \frac{1.2}{0.8} = 75\,\Omega$$
这说明存在75 Ω的不连续。实务中在汽车天线电缆上常见，50 Ω系和75 Ω系的接触错误一下就能看出来。
时间轴对应空间位置，距离应该是往返时间的一半吧？
完全正确。不连续点的距离 $d$ 由传播速度 $v_p$ 和往返时间 $\Delta t$ 确定：
$c$ 是光速，$\varepsilon_{\text{eff}}$ 是有效介电常数。对于FR4基板，$\varepsilon_{\text{eff}} \approx 3.8$，传播速度约为光速的51%。1 ns的往返延迟对应约76 mm的距离。
电报方程与TDR的关系
想深入理解传输线的物理，支配方程是什么？
传输线由电报方程（Telegrapher's equations）描述。用单位长度的电感 $L$、电容 $C$、电阻 $R$、电导 $G$：
无损情况下（$R = G = 0$），这个联立方程组化为波动方程，波以速度 $v_p = 1/\sqrt{LC}$ 传播。特性阻抗为：
TDR利用这个波在不连续点的反射现象。CAE仿真中，主要做法是用3D FEM/FDTD直接求解麦克斯韦方程组得到S参数，再从中计算TDR波形。电报方程是1D近似，通孔、连接器这样的3D结构无法用1D模型表示，必须用全3D分析。
上升时间与空间分辨率
TDR的"分辨率"怎么确定？更尖锐的脉冲能看更细的细节吗？
你的直觉很敏锐。TDR的空间分辨率 $\Delta d$ 由阶跃脉冲的上升时间 $t_r$（10%~90%）决定：
具体数值例子：
| 上升时间 $t_r$ | 空间分辨率（FR4） | 对应频率范围 |
|---|---|---|
| 100 ps | 约 7.7 mm | ~3.5 GHz |
| 35 ps | 约 2.7 mm | ~10 GHz |
| 15 ps | 约 1.2 mm | ~23 GHz |
PCIe Gen5（32 GT/s）配线验证需要 $t_r \leq 20$ ps，以分辨通孔的导通长度（0.5~2 mm量级）。相比实测，仿真的优势是上升时间可以自由设置为设计参数。
TDR的起源——雷达技术在传输线诊断中的应用
TDR原理与雷达完全相同——"发送脉冲 → 接收反射 → 从往返时间计算距离"。1960年代，惠普（现在的Keysight）推出首台商用TDR"HP 1415A"，首次能够数值确定同轴电缆的断线、短路位置。最初主要用于通信运营商的电缆保养，随着1990年代GHz级数字设计的普及，逐步进化为PCB SI（信号完整性）验证工具。现在实测TDR设备的带宽已超过70 GHz，能分辨100 μm以下的结构。
时域反射率测定（TDR）的数值计算方法
FDTD方法的TDR仿真
用仿真重现TDR怎么做？既然是时间领域分析，FDTD好像很自然？
你的想法很对。FDTD（有限差分时间域法）是TDR仿真最直观的方法。直接对麦克斯韦方程进行时空离散近似：
用FDTD做TDR的关键点是：
- 激励源：在输入端口施加高斯脉冲或阶跃函数。上升时间应与实测条件相符
- 电压、电流监测：在输入端口分离并记录入射波和反射波
- 吸收边界条件：用PML（完全匹配层）对计算域边界进行无反射处理
- 时间步长：满足CFL条件 $\Delta t \leq \Delta x / (c\sqrt{3})$
CST Studio Suite的代表工具是其Transient Solver，就是这个方式。
FDTD直接给出时间波形，看起来比较直观。
FEM和S参数的TDR转换
像Ansys HFSS这种FEM求解器怎么处理？是频率域吧？
FEM求得频率域S参数后，通过逆傅里叶变换（IFFT）转换为TDR阻抗轮廓。步骤是：
- 在广带宽（DC~数十GHz）范围求S参数 $S_{11}(f)$
- 应用窗口函数（Kaiser-Bessel等）抑制Gibbs振荡
- IFFT得到时间域反射响应 $s_{11}(t)$
- 从 $\rho(t) = s_{11}(t)$ 计算阻抗轮廓 $Z(t) = Z_0(1+\rho)/(1-\rho)$
FEM方式的优点是频率点可以独立求解，因此能用自适应网格加密。HFSS在每个频率下自动洗练网格，保证S参数收敛。实务中这种方式是主流。
频率域求解后转时间域，是说频率范围越宽，TDR分辨率越好？
完全正确。IFFT得到的TDR上升时间约 $t_r \approx 0.35/BW$，其中 $BW$ 是带宽。在DC~20 GHz范围求解的话，$t_r \approx 17.5$ ps相当的分辨率。但是高频S参数的精度直接影响整个TDR波形的信度，所以网格和解的收敛必须特别小心。
网格划分策略
TDR分析中网格有什么特别要求吗？
TDR分析，尤其是高速基板通孔结构，有以下要点：
| 区域 | 网格尺寸目安 | 理由 |
|---|---|---|
| 通孔筒壁 | 最高频率的 $\lambda/20$ 以下 | 精密捕捉圆柱面电流分布 |
| 防焊盘间隙 | 隙宽的1/3以下 | 准确评估容性耦合 |
| 焊盘与焊垫接点 | 导体厚的2~3倍网格层 | 再现表皮效应和电流集中 |
| 介质内部（远场） | $\lambda/10$ 量级可以 | 降低计算成本 |
以20 GHz分析FR4（$\varepsilon_r \approx 4.3$）为例，$\lambda_{\min} \approx 7.2$ mm，通孔周边必须 $\leq 0.36$ mm网格。
端口设置与De-embedding
听说端口设置错了会导致TDR波形异常…
这是实务中非常常见的错误。端口设置的注意点：
- Wave Port：可以准确激励导波模式，但端口面必须是平面。微带线的话端口面要包含充足的空气层
- Lumped Port：简便，但高频时模式纯度下降。10 GHz以下实用
- De-embedding：从端口到DUT（被测器件）的传输线部分的差分处理。不做这一步的话TDR波形会夹杂余余延迟和反射
HFSS中通过Port → De-embed Distance指定馈线长度。CST的Time Domain Solver会自动校准端口位置，但必须确认Reference Plane Shift。
时域反射率测定（TDR）的实务应用
TDR分析的实务流程
实际做TDR分析，从哪儿开始？
用高速基板通孔为例，介绍典型流程：
- 导入设计数据：从EDA工具（Cadence Allegro、Altium等）通过ODB++或STEP导入3D形状
- 定义分析区域：切取目标通孔及前后传输线（至少5×线路宽度长度）
- 材料设置：铜导电率（$5.8 \times 10^7$ S/m）、基板材料频率依赖介电常数（Djordjevic-Sarkar模型等）
- 端口设置：Wave Port+De-embedding，把参考面设在DUT直近
- 网格生成：通孔周边重点加密。激活自适应网格
- 扫频设置：快速扫频（Interpolating Sweep）在DC~目标频率广带宽求解
- 获取S参数：确认 $S_{11}$ 收敛（$\Delta S \leq 0.01$）
- TDR转换：IFFT计算阻抗轮廓 $Z(t)$
- 判定：检查目标阻抗（如50 Ω ±5%）是否达成
通孔、连接器的TDR验证
通孔的TDR波形具体长什么样？
典型的通孔TDR轮廓显示以下特征：
- 焊盘容性凹陷：通孔焊盘靠近地平面，本地电容增大 → 阻抗下降 → TDR波形向下凹陷
- 筒体感性：通孔筒体（导电柱）有感性成分 → 阻抗升高 → TDR波形向上跳跃
- 导通共振：未用层延伸的不相连导通体（导通残碴）在特定频率共振 → TDR波形产生周期性振铃
实务做法：减小焊盘直径降低电容，优化防焊盘尺寸，用背钻除去导通。这些优化都能通过TDR仿真提前回转，大幅减少试制次数。
原来TDR的凹凸直接对应物理结构。连接器呢？
连接器（如SMA、PCIe边缘连接器）的主导因素是焊接接合部的容性不连续和引脚间的串扰耦合。现在越来越多人直接把连接器厂商提供的3D模型导入HFSS或CST做TDR分析。Samtec和TE Connectivity等主要厂商都公开了HFSS/CST用模型，直接拿来用很高效。
仿真与实测的相关性
仿真TDR和实测TDR能合得多好？会偏差吗？
如果建模得当，相关性非常好。不过以下方面容易产生偏差：
| 偏差原因 | 影响 | 对策 |
|---|---|---|
| 上升时间不一致 | TDR轮廓整体钝化程度不同 | 把实测TDR的$t_r$代入仿真 |
| 介电常数频率依赖 | 传播延迟对不上 | 用Causal Model而不是表格Dk/Df |
| 探头寄生参数 | 实测TDR混入探头反射 | 用探头S参数做De-embed |
| 铜表面粗糙度 | 高频损耗增加 → TDR波形钝化 | 应用Huray粗糙度模型 |
| 制造偏差 | 线路宽、介质厚公差影响 | 做蒙特卡洛/Corner仿真 |
经验上，建模恰当时阻抗在±2 Ω以内、延迟在±5 ps以内的相关性很常见。
汽车束线的TDR断线诊断
汽车线束一辆车平均50~80根电缆、数百个连接器。发现断线或接触不良过去是逐根对照接线图找，有时得花数小时。TDR一下子能在±10 cm精度内定位故障位置，秒级完成。最近有商用产品结合TDR和FDR（频域反射法）的"束线诊断系统"用于OEM，能检出连接器接触劣化。
时域反射率测定（TDR）的软件对比
TDR对应工具对比
能做TDR仿真的工具有哪些？
主要工具对比如下：
| 工具名 | 开发商 | 方法 | TDR功能 | 强点 |
|---|---|---|---|---|
| Ansys HFSS | Ansys Inc. | FEM（频率域） | S参数到IFFT转换 | 自适应网格高精度。业界标准 |
| CST Studio Suite | Dassault Systèmes | FDTD（时间域） | 时间域直接输出TDR波形 | 广带宽分析。TDR显示直观 |
| Keysight ADS | Keysight Technologies | 电路+EM耦合 | TDR探头模型内置 | 与实测数据相关性最优化 |
| Cadence Sigrity | Cadence Design Systems | FEM/MoM混合 | PowerSI/Clarity 3D的S参数→TDR | 与PCB布局直接联动 |
| COMSOL Multiphysics | COMSOL AB | FEM | S参数后处理为TDR | 多物理场耦合（热、应力同时分析） |
这么多工具，怎么选呢？
选型要点整理：
- PCB SI设计为主 → HFSS或Cadence Sigrity。与EDA的联动是关键
- 连接器、封装设计 → HFSS。3D结构的自适应网格很强
- 同时看EMC/辐射 → CST Studio。时间域直接可视化过渡现象
- 实测TDR相关为最优先 → Keysight ADS。与实测器的集成环境
- 考虑热、应力影响 → COMSOL。多物理场耦合擅长
实测TDR设备
与仿真比较的实测TDR设备也想了解。
主流实测TDR设备：
| 设备 | 厂商 | 带宽 | 上升时间 | 用途 |
|---|---|---|---|---|
| N1000A DCA-X | Keysight | ~70 GHz | ~10 ps | 采样示波器基础。高精度TDR |
| DSA8300 | Tektronix | ~70 GHz | ~12 ps | 采样示波器。差分TDR对应 |
| SPARQ | Teledyne LeCroy | ~40 GHz | ~20 ps | 自动校准。小型便携 |
现在也普遍用VNA（矢量网络分析仪）测S参数再软件TDR转换。VNA动态范围比专用TDR仪更宽，重复性也高。和HFSS、CST对比时用VNA→TDR转换最方便。
TDR的意外应用——土壤含水量测定
TDR不仅在电子基板领域，在农业、地质学也大显身手。在土壤中插入探针做TDR测定，利用水的介电常数（约80）与土壤介电常数（约4~8）的差异，就能推算含水率。含水多时有效介电常数升高，传播速度变慢。这个原理用于灌溉自动化和滑坡预测。同样的物理被用来既验证56 Gbps信号传输，又优化田地浇水，真是妙哉！
时域反射率测定（TDR）的先端研究
差分TDR与混合模式分析
USB 3.x、PCIe都是差分信号吧。差分TDR和单端有什么区别？
差分TDR（DTDR）向两根信号线同时注入逆相阶跃脉冲。这样就能分离差分阻抗 $Z_{diff}$ 和共模阻抗 $Z_{com}$：
这里 $k$ 是耦合系数。USB 3.2规范要求 $Z_{diff} = 90\,\Omega \pm 5\%$，TDR波形必须在85.5~94.5 Ω范围内。
CAE中计算混合模式S参数（$S_{dd11}$, $S_{cc11}$, $S_{cd11}$, $S_{dc11}$），分别评估差分和共模TDR轮廓。模式转换（$S_{cd}$：差分→共模）大的话，差分信号会转换成共模噪声造成EMI，这也要用TDR确认。
机器学习的TDR波形分析
最近的AI/ML技术也用在TDR上吗？
这是很受关注的研究领域。主要有3种方向：
- 逆问题的高速求解：用CNN/DNN从TDR波形推估结构参数（通孔径、介质厚等），比全3D仿真快数千倍地搜索最优解
- 异常检知：学习正常TDR轮廓，自动检测制造缺陷（焊料不足、层间错位等）。用于半导体封装量产检验
- 代理模型：用神经网络在设计参数空间补间，实时预测TDR响应。参数扫描加速有效
目前ML模型精度验证（学习数据范围外的可信性）还是课题，规格认证级别还达不到。实务中作为全3D仿真的辅助工具用才现实。
时域反射率测定（TDR）的故障排查
常见错误及对策
初学者在TDR分析中常犯什么错误？教我一下！
常见失败及对策梳理如下：
| 症状 | 原因 | 对策 |
|---|---|---|
| TDR波形上升与实测不合 | 仿真的上升时间与实测不同 | 把实测TDR的$t_r$用高斯滤波卷积到仿真结果 |
| 阻抗整体偏移 | 端口De-embedding不当 | 重算De-embed距离。检查馈线区域TDR值是否等于$Z_0$ |
| TDR波形有不自然振铃 | S参数高频噪声/收敛不足 | 应用窗口函数（Kaiser-Bessel, $\alpha = 6$）。增加频率点数 |
| 通孔周围阻抗比实测高 | 网格不足，焊盘电容低估 | 焊盘-地之间至少3层网格。加自适应遍历 |
| 差分TDR左右不对称 | 仿真模型对称性破坏 | 检查模型镜像对称。网格也用对称选项 |
| $S_{11}$在DC处违反无源性 | 端口设置数值误差 | 启用Passivity Enforcement。检查端口大小是否合理 |
上升时间这么重要啊，没想到。
实务中最多的抱怨就是"仿真和实测对不上"，8成原因是上升时间不一致。报告中一定要标明"上升时间 ○○ ps设定"，否则后续对比验证就没办法。
质量保证检查清单
TDR分析结果发布前，要核对哪些项？
每次必须确认的清单：
- S参数收敛：自适应网格最终遍历中$\Delta S \leq 0.01$？
- 无源性：全频率 $|S_{11}| \leq 1$ 且 $|S_{21}| \leq 1$？
- 因果性：IFFT中 $t < 0$ 没有显著响应？
- DC值一致：馈线区域TDR轮廓是否等于设计值（50 Ω等）？
- 延迟合理性：DUT物理长与传播延迟是否从 $\varepsilon_{\text{eff}}$ 计算值一致？
- 上升时间记录：报告中标明了用的$t_r$和对应带宽？
- 网格收敛：网格再细一层，TDR轮廓是否不变？
TDR分析的全貌一下就清楚了！从阶跃脉冲反射开始，经过3D仿真，到实测相关，整个流程连起来了。
TDR是高速数字设计SI验证的基石，所以要重视。先从简单的50 Ω微带线模型入手，用HFSS或CST得出TDR波形。馈线区域能平坦在50 Ω就算成功。接着加一个通孔，看阻抗怎么变。手工实践是最快学法。