› 半导体良率 缺陷密度模拟器 返回
半导体制造·品质工程

半导体良率 缺陷密度模拟器

半导体晶圆的良率 (Yield) 用 Poisson、Murphy、Seeds (负二项分布)、Bose-Einstein 的 4 个模型比较计算的工具。改变芯片尺寸、缺陷密度 D₀、关键层数、设计规则后，A·D、良率、每晶圆晶粒数、良品单价实时更新。

参数设置
芯片尺寸 A
mm²
单个芯片的面积。越大良率下降越快
缺陷密度 D₀
/cm²
单位面积的致命缺陷数。成熟工艺为 0.05～0.1
关键层数
层
光刻、刻蚀等重要工序层数。EUV 3nm 为 70～90 层
良率模型
Poisson 为均匀分布，其他修正缺陷聚类
设计规则 (CD)
nm
最小线宽。EUV 节点 3-7nm，DUV 为 28-65nm
晶圆直径
mm
先进工艺标准为 300mm。下一代构想为 450mm
聚类系数 α
Seeds 模型用。越小表示缺陷越集中
计算结果
—
D₀·A (无量纲)
—
良率 Y (%)
—
每晶圆晶粒数
—
良品晶粒数
—
良品单价 (USD)
—
关键缺陷尺寸 (nm)
—
晶圆图 — 晶粒矩阵和缺陷

300mm 晶圆上的晶粒排列示意。绿=良品，红=不良晶粒，白点=检测缺陷。右上显示良率 Y。

良率 Y vs 芯片尺寸 — 4 模型比较
当前条件的 4 模型预测对比
理论与主要公式

$$Y_{Poisson} = e^{-AD},\quad Y_{Murphy} = \left(\frac{1-e^{-AD}}{AD}\right)^{2},\quad Y_{Seeds} = \left(1+\frac{AD}{\alpha}\right)^{-\alpha}$$

A：芯片面积 (cm²)，D：缺陷密度 (/cm²)，α：聚类系数。Bose-Einstein 为 $Y = 1/(1+AD)$。

$$N_{die} = \left\lfloor\frac{\pi (D_w/2)^2 \cdot u}{A}\right\rfloor,\quad N_{good} = \lfloor N_{die}\cdot Y\rfloor,\quad C_{good} = \frac{C_{wafer}}{N_{good}}$$

晶圆直径 $D_w$，利用率 $u\approx0.85$，晶圆单价 $C_{wafer}$ (EUV 7nm 以下约 $13k，DUV 约 $8k)。

半导体良率 — 缺陷密度与 Murphy/Poisson 模型

🙋
听半导体新闻说"3nm 的良率超过 80%"之类的，但是良率到底是什么的"8 成"啊？
🎓
简单说，就是一张晶圆上制造出来的芯片中，通过检查能出货的"良品"所占的比例。比如 300mm 晶圆上有 600 个晶粒，其中 480 个通过检查，那么良率 Y = 480/600 = 80%。然后把晶圆的制造费用除以良品数，就得到良品单价。所以良率是 50% 还是 80%，同一款芯片的成本能差 1.6 倍。
🙋
原来如此。那分出"良品"和"不良"的是什么呢？配线断了之类的吗？
🎓
对，配线开路、短路，晶体管特性偏差，绝缘不良……都源于"缺陷 (defect)"。混在光刻胶里的颗粒，刻蚀的副产物，光刻光子的随机噪声，只要有一个致命缺陷大小的东西摧毁了电路，这个晶粒就报废了。我们用 D₀ 表示单位面积上有多少个这样的致命缺陷——缺陷密度。Poisson 公式 Y = exp(-A·D) 假设缺陷完全随机均匀分布，告诉我们：芯片越大或缺陷越多，良率就会以指数形式下降。
🙋
左边"良率模型"从 Poisson 切到 Murphy 或 Seeds，同一条件下良率也会变…哪个才是对的啊？
🎓
问得好！实际工艺中缺陷不是均匀分布，而是聚集成"团 (cluster)"——晶圆边缘、特定扫描仪的某个区域、工具夹具附近等。所以 Poisson 对大芯片来说会低估良率。Murphy 用伽马分布修正集中度。Seeds (负二项分布) 可以独立调整聚类系数 α，α=1.5～2 最接近现代工艺的实测数据。Bose-Einstein 最保守，代表"最大离散"的下限。所以没有绝对的"对"，关键是选择最贴近你的工艺特性的模型。
🙋
还有左边"关键层数"，从 30 改到 70 良率就掉得特别快…层数多了就会这样吗？
🎓
完全正确。EUV 3nm 实际要叠 70～90 个关键工序层。每一层的良率都是 99%，复合起来就是 0.99^70 ≒ 49%。所以产业界才拼命要把单层良率推到 99.9%——靠清洁度、裂膜、在线检测等手段。相反成熟节点 (28nm 之类) 关键层只有 20 来层，所以即使缺陷密度略高也能出 90%+ 的良率。这就是"成熟节点更容易"的原因。
🙋
先进工艺真不容易…那实际上提升良率有什么办法吗？
🎓
主要三个方向：①降低 D——保养设备、光罩清洁、裂膜更新、溅射室调理。②降低 A——把芯片分割成小片段 (chiplet，AMD Ryzen 和 Apple M Ultra 就是这么干的)。③打击聚类——用 KLA 或 Applied 的缺陷图拿 AI 分析"死角"在哪，优化设备维护周期。Tesla H100 这种巨型 GPU 是狠抓 ①③，而 AMD 和 Apple 用了 ②。

常见问题

最基本的是 Poisson 模型 Y = exp(-A·D)。A 是芯片面积 (cm²)，D 是缺陷密度 (个/cm²)。芯片越大或缺陷越多，良率就以指数函数形式下降。在实际工艺中，缺陷并不均匀分布，而是聚集成团 (cluster)，因此用 Murphy [(1-exp(-AD))/(AD)]² 或 Seeds (1+AD/α)^(-α) 来修正聚类效应。本工具可以在 Poisson / Murphy / Seeds / Bose-Einstein 4 个模型之间切换，比较 A·D、良率 Y、晶粒数、良品单价。
设计规则 (CD) 越小，允许的缺陷尺寸也相应缩小到 CD/3 ～ CD。在 3nm 节点，1nm 级的异物、颗粒、线边粗糙度 (LER) 会被检测为致命缺陷。光刻胶的光子噪声等随机缺陷 (Stochastic Defects) 成为主导因素。此外，关键层数超过 70 层，即使每层 99% 的良率，0.99^70≒49% 的复合良率也会大幅下降。TSMC N3 用了 2 年多才达到 80% 的量产良率，原因就在这里。
Murphy 用伽马分布假设缺陷密度的变化，对于 A·D 较大的大型 SoC、GPU、FPGA，比 Poisson 更符合现实。负二项分布 (Seeds) 的聚类系数 α 可以独立调优，α 越小表示缺陷集中度越高。在实际工艺中，通过联机检测 (如 KLA) 的缺陷图比对 α 进行拟合，在更多条件下比 Murphy 更灵活。本工具也可以在 0.5～5 范围内调整 α，观察在相同 A·D 下良率如何变化。
晶圆面积 (π·(D/2)²) 乘以利用率 85%，除以芯片面积，取整得到"晶粒数"。乘以良率 Y 即为良品晶粒数。良品单价为晶圆单价 ÷ 良品晶粒数。包括 EUV 的 7nm 以下 (CD<10nm) 按 $13,000/片计算，以上节点按 $8,000/片计算。实际单价会因设备折旧、光罩成本、良率改善曲线而大幅变化，仅供相对比较参考。

实际应用

代工厂生产规划：TSMC、Samsung、Intel Foundry 在新节点立项时，用 Murphy/Seeds 模型预测良率提升曲线 (Yield Ramp Curve)，决定设备投资、光罩套数、合同价格。从 N5 到 N3 立项时，为达到月产 10 万片，D₀ 要在半年内从 0.5 降到 0.1 /cm²，这直接决定了装置制造商 (ASML EUV、Lam Etch、KLA Inspection) 的订单量级。

芯片分割设计的经济性对比：AMD Ryzen 的 CCD (CPU 核心片) 约 70mm²，Apple M2 Ultra 是 800mm² 的单片结构。相同 D=0.1/cm² 条件下，Poisson 良率分别约 93% 和 45%。本工具的"良率 vs 芯片尺寸"曲线直观展示了分割带来的良品单价改善。Nvidia H100/B200 走向 CoWoS 集成的背景也在这里。

缺陷学分析与设备维护周期：KLA 或 Applied Materials 的晶圆检测设备获取缺陷图，用 Seeds 模型的 α 和颗粒分布来判断"维护前后聚类是否消失"。看本工具中 α=0.8 (集中) 和 α=3 (均匀) 的良率差异，就能体会到设备状态对良率的直接影响。这就是为什么 AI 异常检测投资不断增加。

新工艺、新晶体管导入评估：GAA (环栅) FET、背面供电、高数值孔径 EUV 等新技术导入时，"初期良率 30% 多久能爬到量产 75%"决定了项目成败。本工具可以把 CD 固定 3nm，逐步从 D=0.5 降到 0.05，就能模拟良率爬升曲线。Intel 18A 和 Samsung 2GAP 正在这个战场竞争。

常见误区与注意事项

最大的误区是"只用 Poisson 模型谈良率"。Poisson 假设缺陷完全均匀随机分布，这是理想情况。现实中的半导体工艺 (晶圆边缘、扫描仪特定位置、夹具影响) 缺陷都有聚集，大芯片会被 Poisson 低估。反过来小芯片 (<50mm²) Murphy 和 Seeds 与 Poisson 基本差不多。所以大 GPU、大 SoC (>200mm²) 必须重新用 Murphy 或 Seeds 算一遍，把差异作为风险余量。

第二个误区是"把单层模型用在多层工艺"。本工具简化后直接用 Y_die，但实际量产时每层独立的 D₀，复合良率是 ΠY_layer。EUV 3nm 的 80 层，每层 99.5% 的话 0.995^80 ≒ 67%。这就是为什么业界说"先进节点一台设备的维护都能拖垮整条产线的良率"——多层串联放大了单层缺陷的影响。成本评估一定要对应关键层数。

第三个误区是"良品单价低 = 成本竞争力强"。本工具只算了晶圆单价。实际成本还要加上光罩 ($3000 万 3nm)、设计 IP、设备折旧 (EUV 一台 $2 亿)、测试封装、良率改善人工。同样的"良品单价 $25"，初期良率 30% 的产线和熟化 80% 的产线，事业性 (利润率) 天差地别。不结合良率提升曲线、量产周期、市场需求来做总体成本 (TCO) 评估，只看硅片单价容易误判。

使用指南

  1. 输入芯片尺寸 (mm²) 和晶圆直径，计算每片晶圆的晶粒数。标准 300mm 晶圆、150mm² 芯片约可取得 600 个晶粒
  2. 输入缺陷密度 D₀ (个/cm²)、关键层数、设计规则 (CD)。Murphy 模型根据 D₀×芯片面积自动计算，Seeds 模型用 α 参数修正聚类效应
  3. 比较 4 个模型 (Poisson/Murphy/Seeds/Bose-Einstein) 的良率。负二项分布 (Seeds) 在缺陷聚集时给出更保守的良率评估
  4. 用良品晶粒数 = 每晶圆晶粒数 × 良率 估算月产。单价 = 晶圆成本 ÷ 良品晶粒数 计算原价

具体计算示例

逻辑工艺 22nm，芯片 120mm²，缺陷密度 D₀ = 0.5 个/cm² (良好无尘室)，关键层数 8 层的情况：D₀×A = 0.5×1.2 = 0.6。Poisson 模型良率 Y = exp(-0.6) = 55%。Murphy 模型 (含层数修正) Y = 1/(1+0.6×8) ≈ 17.4%。300mm 晶圆约 550 个晶粒，良品分别约 303 个 (Poisson) 或 96 个 (Murphy)。晶圆成本 12,000 USD 时，Murphy 模型下的良品单价升到 125 USD/die

工程应用注意事项

  1. Murphy 模型考虑了存储芯片的多层关键工序，对逻辑工艺容易过度悲观预测。必须用实测数据与模型拟合验证
  2. Bose-Einstein 模型适用于超高密度缺陷 (D₀ > 5/cm²) 场景。正常代工厂 (TSMC/Samsung) D₀ < 1/cm² 管理，Poisson 足够
  3. 设计规则 (CD) 要按工艺代数准确指定，16/14/10nm 各有其微细化特性。设计规则越小，同样缺陷变成致命缺陷的概率指数增长
  4. 良率模拟用于工艺投资决策初期。量产 6 个月后改用实测良率反推 D₀，再用多因素回归模型精化预测