キャパシタンス — CAE用語解説

電子機器の設計では、配線間やパッケージ内の寄生容量が高速信号の遅延やクロストークを引き起こすから、FEM静電場解析でCを事前に計算するのが普通になっている。平行板コンデンサの基本式 C = εA/d（εは誘電率、Aは面積、dは距離）は知っていると思うけど、実際の3D形状では解析的に解けないからFEMが必要になる。

静電場解析で電位φの分布を解いて、蓄えられたエネルギー W = ½CV² からCを逆算する方法が一般的だ。具体的には一方の導体に電圧1Vを印加して接地導体との間の電荷Qを計算するとC = Q/Vで求まる。AnsysのMaxwellやCOMSOLのAC/DC Moduleが代表的なツールで、ICパッケージのピン間容量やプリント基板の信号線容量を数fF〜数pFオーダーで算出できる。

高周波では重要だ。FR4基板の比誘電率εrは低周波では4.5程度だが、GHz帯では3.8程度まで下がる。周波数依存の誘電率を考慮した場合は時間領域（FDTD法）や周波数領域のフルウェーブ解析が必要になって、CST StudioやHFSSといった電磁界シミュレータを使う。CAEの文脈では「静的なキャパシタンス」と「高周波でのS11/S21特性」は別の問題として扱われることが多いんだ。

そう、静電MEMS（加速度センサや圧力センサ）は変位によってギャップdが変化し、C = εA/d の変化を検出する原理だ。ここでは構造変形と静電場の連成解析が必要になる。構造変形→ギャップ変化→静電力変化→さらに変形というフィードバックループがあって、AnsysやCOMSOLのマルチフィジクス機能を使って解く。プルイン不安定（吸着現象）の予測が設計の重要課題だ。