EMC接地与连接分析
理论与物理
接地与搭接基础
接地不就是简单地接一下地就行了吗？接上地线，说声“搞定”之类的。
那是低频世界的说法。对于直流或50/60 Hz，一根粗地线就足够用了。但EMC中成为问题的是数kHz〜数GHz的宽广频带。在这个频带中，即使是仅仅几厘米的布线，其电感也变得不可忽视。
几厘米的布线就会导致阻抗问题，具体是怎么回事呢？
布线的电感大约以 10 nH/cm 为基准。例如，5 cm的地线就有约50 nH的电感。在100 MHz时：
如果有31 Ω的接地阻抗，那么只要有1 mA的噪声电流流过，就会产生31 mV的地电位差。高速数字电路的信号电平大约为1 V时，这就侵蚀了3%以上的噪声裕量。这就是EMC中“接地问题”的本质。
仅仅5 cm的线就有31 Ω啊！那“接地”完全不是“0 V”嘛。
说得对。我们来整理一下EMC中接地的定义：
- 安全接地（保护接地）：防止漏电时触电。要求在50/60 Hz下具有低电阻值（数Ω以下）
- 信号接地（信号地）：电路的参考电位。要求在信号频带内具有低阻抗
- EMC接地：控制噪声电流的返回路径，优化辐射和抗扰度。其核心在于最佳接地拓扑会随频率而变化
而搭接，是指以低阻抗将两个导体电气连接起来。机箱之间、基板与机壳之间、电缆屏蔽层与连接器之间——这些“连接方式”决定了EMC性能。
单点接地 vs 多点接地
我听说低频用单点接地，高频用多点接地是基本原则，那个“分界点”在哪里呢？
问得好。问题就在于如何确定那个边界频率。基本的判断标准是接地布线的电气长度。
这里 $\ell$ 是接地线的物理长度，$\lambda$ 是目标频率的波长。例如，接地线长度为30 cm时：
也就是说，如果要处理50 MHz以上的信号，用一根30 cm的线进行单点接地是危险的。需要切换到多点接地，或者缩短布线。
原来如此！但是为什么低频时单点接地有利呢？多点接地不是总是更好吗…
因为多点接地会形成地环路。低频时布线电感小，所以环路的阻抗也低。这样一来，外部磁场的变化就会在环路内产生大的噪声电流。
单点接地则物理上不存在环路，可以排除磁场耦合产生的噪声。但在高频时，接地线本身有成为天线的风险，所以通过短路径进行多点接地更为有利。
| 方式 | 有利的频带 | 优点 | 缺点 |
|---|---|---|---|
| 单点接地 | DC〜数MHz | 消除地环路，噪声路径明确 | 高频时接地线呈现电感特性 |
| 多点接地 | 数MHz以上 | 低阻抗，避免谐振 | 形成地环路的风险 |
| 混合接地 | 宽频带 | 低频单点，高频通过电容多点 | 设计复杂，电容选型重要 |
混合接地具体怎么做呢？
低频时只通过一点接地，然后在各处配置用于高频的旁路电容。例如，10 nF的电容在1 MHz时阻抗约为16 Ω，但在100 MHz时只有0.16 Ω。低频时电容看起来像开路，所以不会形成地环路；高频时电容看起来像短路，从而起到多点接地的作用。这是汽车ECU中常用的手法。
搭接阻抗的物理原理
搭接带的阻抗会随频率变化是怎么回事？金属带不是电阻值恒定吗？
我们来考虑一下搭接带的等效电路。即使是简单的金属带，也包含以下要素：
- $R_{DC}$：直流电阻。由截面积和材质决定。铜的话大约数mΩ
- $R_{skin}(f)$：由趋肤效应引起的交流电阻增加。与 $\sqrt{f}$ 成比例增大
- $j\omega L_{self}$：自感。由搭接带的形状（长/宽/厚）决定，阻抗随频率成比例增大
- $C_{stray}$：与周围结构之间的杂散电容。在GHz频段影响显著
低频时 $R_{DC}$ 占主导（mΩ量级），但随着频率升高，$\omega L$ 将占主导，在谐振频率附近阻抗会发生急剧变化。
谐振了会怎么样？
在L和C的串联谐振频率处，阻抗取极小值（理想情况下仅为R分量）。但在并联谐振频率处，阻抗取极大值，导致搭接实际上处于与“断线”相同的状态。
例如 $L = 20$ nH，$C = 5$ pF 时：
如果在503 MHz时机箱搭接的阻抗急剧上升，那么在该频段屏蔽效果将急剧恶化。这就是要用FEM对接地结构的阻抗进行频率扫描，以避开谐振点进行设计的原因。
原来如此…搭接带的形状会影响电感，那么扁平的搭接带和圆线不一样吗？
大不相同。宽度 $w$、厚度 $t$、长度 $\ell$ 的平板搭接带的自感估算公式为：
要点是加宽宽度，缩短长度。相同截面积下，扁平带（搭接带）比圆线的电感低。宽度加倍，电感大约减少30〜40%。所以EMC用的搭接推荐使用扁平搭接带，而不是圆线（跳线）。
地环路与感应噪声
地环路成为问题，具体是在什么场合呢？
典型情况是，两个分离的设备同时通过信号电缆和电源地线连接。这就形成了一个闭合环路。根据法拉第定律，穿过环路的磁通量随时间变化会感应出电动势：
如果正弦磁场 $B_0 \sin(\omega t)$ 均匀穿过环路面积 $A$，则：
例如，在工厂环境中 $B_0 = 1\;\mu\text{T}$（50 Hz电源电缆附近），环路面积 $A = 0.1\;\text{m}^2$ 时：
31 μV看起来可能很小，但对于传感器信号在数百μV量级的测量系统来说，会严重劣化信噪比。频率升高时，噪声电压与 $\omega$ 成比例增大，所以在高频噪声源附近问题会变得严重。
只要减小环路面积就能解决吗？
这是最有效的对策之一。具体来说：
- 信号线与返回线紧密贴合（双绞线就是这个原理）
- 电缆路径沿壁面布置（最小化环路面积）
- 使用屏蔽电缆（屏蔽外部磁场）
- 采用差分传输（去除共模噪声）
在CAE中，是将实际的布线路径进行3D建模，然后数值评估其与外部磁场源的耦合。仅估算环路面积有时是不够的——例如，在非均匀磁场中的布线路径优化——这时FEM就能发挥威力。
转移阻抗
转移阻抗是什么？和普通阻抗有什么不同？
转移阻抗 $Z_t$ 是表示“外部噪声电流有多少泄漏到内部”的指标。定义为：
对于屏蔽电缆，是指外部表面流过电流 $I_{outer}$ 时，在内部导体与屏蔽层之间感应的电压 $V_{inner}$ 之比。理想的完全屏蔽 $Z_t = 0$，但实际上由于屏蔽层的直流电阻、开口（编织层的缝隙）、连接处的不完善，$Z_t$ 具有有限值。
这和搭接有什么关系呢？
机箱的接缝或搭接连接处也具有“转移阻抗”。例如，用螺栓紧固两块面板的部位，EMI会从螺栓间的缝隙泄漏。量化这个泄漏量的就是连接处的转移阻抗。
如果是实心金属板，只要厚度超过趋肤深度 $\delta$，$Z_t$ 就会随频率急剧衰减（约8.7 dB/趋肤深度）。但在螺栓紧固处：
- 接触电阻：取决于表面粗糙度、氧化膜、紧固扭矩
- 缝隙泄漏：螺栓间距超过 $\lambda/20$ 时，会像缝隙天线一样辐射
- 衬垫劣化：导电衬垫随时间老化导致 $Z_t$ 增大
用FEM评估这些因素，来决定螺栓间距和紧固扭矩的规格。
飞机的CFRP机体——“不导电的飞机”的EMC接地
传统的铝制机体导电性高，整个机体作为天然的接地平面发挥作用。但是，像波音787或空客A350这样的CFRP（碳纤维增强塑料）机体，其电导率只有铝的约1/1000。而且CFRP是纤维方向与其垂直方向电导率相差10〜100倍的各向异性材料。因此，传统铝制机体中隐含成立的“无论在哪里搭接都是低阻抗”这一前提不复存在，防雷保护和EMC接地的设计必须从根本上重新审视。在CFRP表面铺设网状铜箔或扩张金属的“雷击防护”，本质上是一个高频搭接问题。
接地阻抗的频率特性——详细公式
- 趋肤深度 $\delta = \sqrt{2/(\omega\mu\sigma)}$：频率升高时电流集中在导体表面，有效截面积减小，交流电阻增大。100 MHz时铜的 $\delta \approx 6.6\;\mu\text{m}$。如果搭接带的厚度超过 $\delta$ 的数倍，内部将没有电流流过，成为“无用的金属”。
- 部分电感的概念：不仅需要考虑接地布线的自感，还需要考虑与返回电流路径之间的互感。网格式部分电感法（PEEC法）中，用 $L_{partial} = \frac{\mu_0}{4\pi} \int \int \frac{d\mathbf{l}_i \cdot d\mathbf{l}_j}{|\mathbf{r}_i - \mathbf{r}_j|}$ 计算各线段的电感。
- 接地平面的谐振：有限尺寸的接地平面（如PCB的GND层）具有腔体谐振模式。矩形平面（$a \times b$）的谐振频率为 $f_{mn} = \frac{c}{2}\sqrt{(m/a)^2 + (n/b)^2}$，在此频率下平面阻抗急剧增加，VIA间的电位差增大。
假设条件与适用范围
- 线性材料假设：仅在电导率·磁导率不依赖于电流密度时有效。对于铁磁体（镀镍等）需要考虑非线性B-H曲线
- 表面阻抗近似：在趋肤深度小于网格单元尺寸时适用。GHz频段的薄板建模中必不可少
- 接触面的理想化：实际的金属接触面在微观上是凹凸不平的，真实接触面积是表观面积的1〜10%左右。宏观FEM中用等效的面接触电阻来近似
- 不适用的案例：铁磁体的磁饱和、超导体的零电阻状态、等离子体环境需要特殊的本构关系
数值解法与实现
控制方程与公式化
接地·搭接分析，是解什么样的方程呢？
基本是麦克斯韦方程组，但接地分析中尤其以频域的电磁场方程为中心。假设时间谐波（$e^{j\omega t}$）时：
这里 $\mathbf{A}$ 是磁矢势，$\phi$ 是电标势，$\sigma$ 是电导率，$\mathbf{J}_s$ 是外部电流源。
接地结构的阻抗，是通过在端口激励单位电流来计算：
按频率逐一计算。$R(\omega)$ 是电阻分量（能量耗散），$X(\omega)$ 是电抗分量（能量储存）。
PEEC法和FEM不一样吗？哪个更好？
PEEC（部分元件等效电路）法是一种将导体结构分解为等效电路的方法。比较如下：
| 方法 | 原理 | 擅长的问题 | 网格 |
|---|---|---|---|
| FEM | 体积离散化 | 复杂形状、非线性材料、多物理场 | 3D体网格（也需要空气域） |
| PEEC | 等效电路分解 | 布线·搭接带等导体网络 | 仅导体的表面/体网格 |
| MoM | 边界积分方程 | 开域问题、天线、薄板结构 | 仅导体表面网格 |
| FDTD | 时域有限差分 | 宽带瞬态分析、ESD | 正交体素网格 |
对于整个接地网络的优化，PEEC计算效率更高。但要准确评估机箱内的电磁场分布或缝隙泄漏，则需要FEM或FDTD。实际工作中，常采用PEEC进行整体设计→FEM进行局部验证的两阶段方法。
基于FEM的接地结构建模
用FEM对接地结构建模时，难点是什么？
主要有三个挑战：
1. 多尺度问题
搭接带的厚度为数mm，趋肤深度为数μm（GHz频段），机箱为数十cm〜数m。需要覆盖6个数量级以上的尺度差。用3D实体单元离散化所有部分，在计算成本上是不现实的。
相关主题
なった
詳しく
報告