高速串行通道仿真

简单地说，就是将IC封装→PCB布线→连接器→电缆→连接器→PCB→IC这样的发送-接收间的整个传输路径用S参数连接，预测包含均衡器的眼图。

是的。例如PCIe 6.0是64GT/s的PAM4信号，奈奎斯特频率是16GHz。通道的插入损失可能超过30dB。要用CTLE+DFE来补偿这些损失，没有仿真根本无法实现这个设计。各部分的S参数要"级联连接"，包括发送均衡器→通道→接收均衡器的完整系统要一致求解。

准确来说是电压幅度比 $10^{-30/20} \approx 1/31.6$。奈奎斯特频率处的信号几乎消失了，通过均衡器来恢复。这就是"包含均衡器的设计验证"通道仿真必不可少的原因。

把各部分建模成2端口网络（S参数），按顺序连接。例如服务器背板是这样的：

S参数直接相乘不行。需要转换成T参数（传输矩阵）才能级联。对于2端口的情况：

S参数转换为T参数的公式是：

对，三个步骤。ADS Sigrity这样的工具会自动完成这些计算。但要注意——各S参数的频率点不一致时需要插值，这个插值的精度会影响结果。特别是高频端的外推要特别小心。

通道仿真中最重要的是这三个：

级联后的完整通道用一个传递函数 $H_{\text{ch}}(f)$ 表示：

包括均衡器的端到端传递函数是：

DFE是非线性处理，频域表达不了，要在时间域单独计算。

根本区别在于，CTLE是线性滤波，DFE是非线性反馈。

$f_z$ 是零频率（提升开始点），$f_p$ 是极点频率（提升上限）。零和极点之间的频带里高频增益增大。实践中常用多级CTLE，加10～15dB的提升。

对，这正是CTLE的弱点——噪声放大。所以才有DFE（判决反馈均衡器）。DFE用已经判决过的比特来抵消后续符号间干扰（ISI）：

$\hat{d}[n-k]$ 是过去判决的比特值，$c_k$ 是DFE点击系数。重要的是，DFE不放大噪声——用的是判决结果（±1），能精确抵消信号成分。PCIe 6.0的DFE点击数能到10～24个。

提得好。这叫"错误传播"问题，是DFE的本质弱点。判决出错会导致后续ISI抵消也错，可能引发一连串错误。实际的SerDes用FEC（前向纠错码）来覆盖DFE的错误传播。通道仿真中正确建模这种错误传播对BER预测精度影响很大。

实践中还用Tx-FFE（前馈均衡器）。这是在发送端"预畸变"信号的方式，实现为FIR滤波器：

用前缀点击（$a_{-1}$等）和后缀点击（$a_1, a_2$等）提前抵消ISI。PCIe 5.0规定3点击，PCIe 6.0最多10点击的Tx-FFE。

普通眼图是把实际比特流流过来，波形叠加画出来。这叫"逐比特仿真"，直观但很慢。要验证$10^{-15}$的BER需要$10^{17}$个以上的比特，64GT/s下要花40分钟以上。

先求出脉冲响应，在采样时刻提取各点值。主光标 $p_0$ 和前后的值 $p_{-k}$（前ISI）、$p_k$（后ISI）。

各ISI项由随机比特（±1）加权，所以全ISI的总和是离散概率分布。N个ISI项的NRZ信号有$2^N$种组合。这个概率分布叠加上高斯噪声分布，就能直接得到各电压、各时刻的BER：

$P_i$ 是ISI组合 $i$ 的出现概率，$V_i(t)$ 是那个组合的接收电压，$\sigma_n$ 是噪声标准差。Q函数是正态分布的尾概率。计算只要几秒，就能评估$10^{-15}$级别的超低BER。

统计眼图在线性通道+线性均衡器的范围内非常准确。但DFE的错误传播和PAM4的非线性效应是近似。实践中统计眼图做大量设计空间搜索，最后用逐比特精密验证几个最有希望的候选，这是标准做法。

COM是IEEE 802.3定义的统一通道质量指标。均衡后的眼开口用噪声、抖动、串扰规范化，单位dB：

$A_{\text{signal}}$ 是DFE+CTLE均衡后眼开口的一半，$A_{\text{noise}}$ 是全部噪声、抖动、残留ISI、串扰的有效值。COM > 3dB是典型合格标准，意味着充分裕度达到目标BER（如$10^{-15}$）。

COM计算的输入参数很多。主要的这些：

所以需要自动化。IEEE 802.3委员会公开了官方MATLAB脚本（COM计算代码），成了业界标准。各供应商工具也都实现了这个算法。关键是，COM计算会自动优化Tx-FFE和CTLE参数，找最好的COM值。

三步骤：

三点要注意：

把脉冲响应 $p(t)$ 按UI间隔采样，以光标位置为基准提取ISI项：

超过DFE点击数的远后缀ISI补不了。通道脉冲响应长（反射多）的话，即使增加DFE点击数也有极限。

IBIS-AMI（算法建模接口）是半导体供应商在不公开IP的前提下，向客户提供SerDes算法的业界标准。两部分：

学得不错。AMI模型有三个API函数：

标准工作流程是这样的：

通道仿真的结果完全依赖于输入S参数的品质。垃圾进垃圾出。要检查四项：

先试自动修复。Keysight ADS的"S-parameter Checker"或Ansys Circuit Designer的"Passivity Enforcement"功能可试。修复算法有Hammerstein-Wiener法、端口特征值裁剪法等。但大幅修复（> -0.01dB）说明原始数据有问题，应重新做EM仿真或实测。

实践的优化通常三阶段：

串扰有两种：

统计眼图通常用"功率加算"近似。各干扰通道的串扰功率二乘加，当等效噪声处理。COM计算也用这个方法。要更精确的话，用逐比特给所有干扰通道流随机比特，但计算时间倍增。

PAM4是4值信号，相比NRZ（PAM2）眼开口减少约1/3。同等通道损失下SNR恶化约9.5dB。PCIe 5.0（NRZ 32GT/s）→PCIe 6.0（PAM4 64GT/s）代际更新中，通道仿真的重要性飞跃提高了。

三个方向的组合：

两个方向研究中：

有。特别是这些情况需要3D电磁场和电路仿真耦合：

慌张别着急，按以下顺序查：

实务中最多的是S参数品质问题。其次是端口映射错误。差动对P/N反接，或多端口文件中受害-干扰通道号搞反。地味但"数据入口先可疑"是铁则。

被动性违反时：

常见问题挙：

。珍。特初期版要注意。対策、(1)（理論値損失的）验证、(2)複数的結果比较、(3)的·修正履歴確認。「AMI模型、验证自分的責任」現場常識。