PCB走线为什么需要阻抗控制？

信号上升沿变快后，走线不再只是导线，而是具有确定特性阻抗的传输线。中途或末端阻抗变化时，部分信号会反射，波形紊乱导致误动作。特性阻抗由线宽、介质厚度和介电常数决定，所以要管理这些参数。

线宽多少才是50 Ω？

FR-4（相对介电常数4.3）、表层走线与下方地平面之间介质为0.2 mm时，按Hammerstad-Jensen公式线宽约0.39 mm。线宽0.2 mm时为72 Ω，0.5 mm时为43 Ω。有效介电常数3.27，信号每毫米约传播6.0 ps（每英寸153 ps）。

多长开始要考虑反射？

比较信号上升时间与走线往返延迟。往返延迟比上升时间短时，反射埋在上升沿里。对这条线路，上升时间1 ns约为83 mm，200 ps为17 mm，50 ps为4 mm。更长的走线需要端接。

SI对应PCB设计——层叠、阻抗控制、配线拓扑的电磁场仿真

分类：电磁场分析·信号完整性 | 2026-10-01 改写

SI-aware PCB design simulation showing stackup cross-section with impedance-controlled differential pairs and return path current distribution

SI对应PCB设计：层叠断面的阻抗控制与差动对配线的电磁场分布

理论：走线就是传输线

概述

🙋

电路板走线上信号紊乱，是因为走线太长吗？

🎓

不只取决于长度，还取决于与信号上升速度的关系。信号变化比在走线上往返一次慢时，整条走线几乎同时处于同一电压，可以当作普通导线。上升沿变快、往返时间更长时，走线就成了传输线，信号以波的形式前进，在特性阻抗变化处反射。所以高速电路板设计要统一走线特性阻抗（多为50 Ω），在端部匹配阻抗（端接），并确认长度是否短到反射不成问题。特性阻抗可由线宽、介质厚度和介电常数计算。

微带线特性阻抗

$$ Z_0 = \frac{120\pi}{\sqrt{\varepsilon_{eff}}\left[\dfrac{w}{h} + 1.393 + 0.667\ln\!\left(\dfrac{w}{h} + 1.444\right)\right]},\quad \varepsilon_{eff} = \frac{\varepsilon_r + 1}{2} + \frac{\varepsilon_r - 1}{2}\left(1 + \frac{12h}{w}\right)^{-1/2}\quad (w/h \ge 1) $$

Hammerstad-Jensen公式（忽略导体厚度）。w为线宽，h为介质厚度。w/h < 1时用另一种形式的公式。

延迟、临界长度与反射系数

$$ t_{pd} = \frac{\sqrt{\varepsilon_{eff}}}{c},\qquad l_{crit} \approx \frac{t_r}{2\,t_{pd}},\qquad \Gamma = \frac{Z_L - Z_0}{Z_L + Z_0} $$

t_r为上升时间。超过往返延迟大于t_r的长度l_crit后，反射会表现为波形台阶。

Coffee Break 随笔闲谈

从电报到高速数字

传输线理论始于19世纪亥维赛等人为解决海底电报电缆信号失真问题而建立的电报方程。长期以来这是通信和广播工程师的事，但随着数字电路上升时间缩短到纳秒乃至皮秒，几厘米的电路板走线也需要同样的理论。如今从确定电路板层叠结构的阶段起，计算特性阻抗来确定线宽已是常规做法。

算例

例1：线宽与特性阻抗（FR-4、εr 4.3、介质厚0.2 mm）

线宽	特性阻抗	有效介电常数
0.20 mm	71.8 Ω	3.11
0.30 mm	58.3 Ω	3.20
0.392 mm	50.0 Ω	3.27
0.50 mm	42.9 Ω	3.34

50 Ω线路的延迟为6.03 ps/mm（153 ps/英寸）。

例2：上升时间与需考虑反射的长度

上升时间	临界长度（往返 = t_r）	更严格的参考（t_r/6）
1 ns	82.9 mm	27.6 mm
200 ps	16.6 mm	5.5 mm
50 ps	4.1 mm	1.4 mm

例3：25 Ω驱动器、50 Ω线路、无端接负载（1 V阶跃）

到达	负载电压
第1次	1.333 V
第2次	0.889 V
第3次	1.037 V
第4次	0.988 V
第5次	1.004 V

驱动侧反射系数为−1/3，负载（开路）为+1。50 Ω线路中若有40 Ω、60 Ω、75 Ω的部分，反射系数分别为−0.11、+0.09、+0.20。

🙋

负载过冲33%，又振荡好几次才稳定下来。

🎓

无端接负载处电压加倍并反射，回到驱动器后又部分反射。驱动器输出阻抗25 Ω与线路50 Ω不匹配，每往返一次就返回乘以−1/3的波。过冲电压可能超过接收器件耐压，回摆可能跨过阈值导致误动作。简单的对策是串联端接，在驱动器后紧接25 Ω电阻使驱动侧匹配50 Ω。这样先发出一半电压的波，在负载处加倍正好为1 V，返回的波被驱动侧吸收，振荡停止。连接多个负载的走线则在末端放50 Ω电阻做并联端接。

设计与分析流程

由信号上升时间求临界长度，确定要按传输线处理的走线。
确定层叠结构，计算达到目标阻抗的线宽。
按驱动器与负载构成选择端接方式。
用电磁场分析评估过孔、连接器等阻抗变化部分。
用TDR测量试制板，确认阻抗波动。

Coffee Break 随笔闲谈

“试制能用，量产误动作”

某电路板试制品运行正常，但部分量产品出现通信错误。调查发现量产厂的介质比试制时薄，特性阻抗相对50 Ω设计只有约42 Ω。与端接电阻不匹配使反射增加，本来余量就小的波形跨过了阈值。向板厂指定阻抗控制（±10%）并要求提供TDR测试报告后，错误消失。

常见错误

错误与对策

错误	后果	对策
只看时钟频率判断	漏掉快速上升沿	按上升时间判断
不管理介质厚度	阻抗偏移	指定阻抗控制
长走线无端接	过冲与振荡	串联、并联端接
回流路径被切断	阻抗突变	连续地平面
忽略过孔	高速时反射	用电磁场分析评估

🙋

我想了解相关内容。

🎓

相关页面参考阻抗匹配、串扰、眼图、电源完整性和差分信号。