ΣΔ ADC 过采样噪声整形 SNR 模拟器

通过设置 ΣΔ（Sigma-Delta）ADC 的过采样比、调制器阶数与量化器位数，实时观察经过噪声整形后的 SNR、ENOB（有效位数）、采样频率与功耗。可直观验证：即使只有 1bit 量化器，高阶环路加大 OSR 也能实现超过 20 位的有效分辨率。

参数设置

应用预设

典型的 ΣΔ ADC 应用场景

信号带宽 (Nyquist BW)

kHz

待采集信号的单边带宽 BW

调制器阶数 L

环路滤波器积分器段数（NTF=(1−z⁻¹)^L）

过采样比 OSR

fs / (2·BW)。每加倍提升 1.5(2L+1) bit

量化器位数 N

1bit 在 DAC 线性度方面最有利

基准电压 V_ref

计算结果

—

采样频率 fs (MHz)

—

Nyquist OSR

—

SNR (dB)

—

有效位数 ENOB (bit)

—

每倍 OSR 提升 (bit/oct)

—

功耗 (μW)

—

ΣΔ 调制器框图 — 1bit 比特流

输入信号 → 求和节点 → L 段积分器 → 量化器 → 输出比特流，反馈 DAC 闭合环路。量化噪声经 NTF 推向高频。

SNR 与 OSR 的关系 — 按调制器阶数 L

不同阶数下的 ENOB 比较（当前 OSR、N）

理论与主要公式

$$\mathrm{SNR}_{\mathrm{dB}} = 6.02\,N + 1.76 + 10(2L+1)\log_{10}\mathrm{OSR} - 10\log_{10}\frac{\pi^{2L}}{2L+1}$$

N：量化器位数；L：调制器阶数；OSR：过采样比。1bit / L=2 / OSR=256 时约为 115 dB（ENOB ≈ 19 bit）。

$$f_s = 2\cdot\mathrm{BW}\cdot\mathrm{OSR}, \qquad \mathrm{ENOB} = \frac{\mathrm{SNR}_{\mathrm{dB}} - 1.76}{6.02}$$

采样频率 fs 为 Nyquist 带宽 BW 的 2·OSR 倍。ENOB 把 SNR 换算为理想 ADC 的等效位数。

$$\Delta\mathrm{ENOB}/\mathrm{oct} = 1.5\,(2L+1)\ \mathrm{bit/oct}, \qquad \mathrm{NTF}(z) = (1-z^{-1})^{L}$$

OSR 每加倍带来的分辨率提升。NTF 是量化噪声的传输函数（高通），由 L 段积分器实现高频推送。

ΣΔ ADC 过采样 — 噪声整形 SNR 设计

🙋

老师，规格书里到处看到「ΣΔ ADC」，它和普通 ADC 到底有什么不同？为什么 1bit 量化器能录制 24bit 的音频？

🎓

好问题。SAR ADC 的做法是「每个采样点用 N 次比较老老实实测出 N bit」；而 ΣΔ 反过来——用非常高的速率不断输出粗糙的 1bit 样本，再用数字滤波器去平均。瞬时虽然只是 1bit，但平均几百个样本就可以等效到 24bit。关键不是简单平均，而是先用环路把量化误差「推」到高频，再把低频段干净的部分提取出来。这就是噪声整形。

🙋

噪声整形……我把左边的 OSR 拉大，SNR 上升得很快。我记得普通 ADC 每倍 OSR 只提升 3 dB 吧？

🎓

是的，Nyquist ADC 每倍 OSR 只有 3 dB（0.5 bit/oct）。而 ΣΔ 加入 L 段积分器后，NTF 变为 (1−z⁻¹)^L——低频被强烈衰减、高频被抬起。结果每倍 OSR 提升 1.5(2L+1) bit：L=1 是 1.5 bit/oct，L=2 是 2.5 bit/oct，L=3 是 3.5 bit/oct。用默认参数（L=2、OSR=256、1bit）看右边——SNR 大约 115 dB，ENOB 约 18〜19 bit，都是从 1bit 输入算出来的。

🙋

真的，ENOB 显示 18.9 bit！那我把 L 调到 5、OSR 拉到最大，岂不是能更恐怖？

🎓

这里有陷阱。公式上数字会一直涨，但单环 1bit 调制器在 L≥3 时只是条件稳定，L≥4 时基本不稳定。实际芯片上一旦输入幅度变大（大约超过 ±0.6·V_ref），环路就会突然进入持续振荡，SNR 直接掉到底。商用产品多半停在 L=2〜3 的 1bit；若要更高阶，要么改成 multi-bit（3〜5 bit）量化器，要么用 MASH 把多个低阶环路级联。判定卡变成「警告」就提示当前组合在单环里很难落地。

🙋

预设里「音频 / 精密 / 传感器 / RF」的 BW 与 OSR 差得很大，分别怎么用？

🎓

ΣΔ 最擅长「窄带高分辨率」。音频：BW=20 kHz、OSR=256，fs ≈ 10 MHz，像 AKM AK4499EX 那样冲 130 dB DR。精密 DC：BW=1 kHz、OSR > 1000，TI ADS1262 这种 32bit 输出。传感器：BW=100 Hz 量级、把功耗压到很低。RF：用带通 ΣΔ 直接数字化 IF，常见于 SDR 接收机和基站。同样的架构，不同设计点的取舍完全不同——拖动滑块同时看看「功耗」卡，就能感受到这种平衡。

常见问题

在噪声整形作用下，OSR 每加倍可获得 1.5(2L+1) 比特的分辨率提升。1 阶（L=1）为 9 dB/oct（1.5 bit/oct），2 阶为 15 dB/oct（2.5 bit/oct），3 阶为 21 dB/oct（3.5 bit/oct）。常规 Nyquist ADC 每倍 OSR 仅提升 3 dB（0.5 bit/oct），因此即使量化器位数较低，ΣΔ ADC 仍可获得很高的 ENOB。

1bit 量化器（一只比较器）输出仅有高 / 低两个电平，因此内部 DAC 在原理上完全线性，没有 unit element 失配导致的谐波失真。量化噪声虽然较大，但通过高阶噪声整形与高 OSR 即可补偿。音频 ΣΔ ADC 几乎全部采用 1bit 调制器正是这个原因。

理论上 L 越高噪声整形斜率越陡，SNR 越好，但单环 1bit 调制器在 L≥3 时为条件稳定，L≥4 时基本不稳定。实际设计中采取 (1) 在 L=4,5 时使用多比特（3〜5 bit）量化器；(2) 用 MASH (Multi-stAge noise SHaping) 级联多个低阶环路；(3) 优化环路滤波器的零点位置。一般产品多采用 L=2〜3，高端音频通过 MASH 与多比特实现 L=4〜6。

ΣΔ 擅长「窄带高分辨率」（音频 24bit/192kHz、精密 DC 32bit/1kHz、传感器 16bit/100Hz 等），SAR 擅长「中带宽中分辨率低延迟」（12〜18bit、几 MSPS、控制反馈）。ΣΔ 的抽取滤波器引入较大群延迟，不适合紧凑的控制环，但其噪声与失真显著更优。RF 与脉冲测量更倾向 Pipeline / Flash ADC，仪器与音频则首选 ΣΔ。

实际应用

音频 ADC / DAC：从 CD（44.1 kHz/16bit）、DAT、Hi-Res（96/192 kHz）到 DSD（5.6 MHz/1bit），数字音频几乎全部建立在 ΣΔ 之上。AKM AK4499EX、ESS ES9039PRO、Cirrus Logic CS43198 等可达 130〜140 dB DR、THD+N 约 −120 dB。典型配置为 4〜6 阶多比特调制器配合 OSR 64〜256，再经 8〜16 倍抽取得到 24bit / 192 kHz。

精密 DC 测量与工业传感：TI ADS1262/ADS1263（32bit / 38 kSPS）、Analog Devices AD7768（24bit / 256 kSPS）、Maxim MAX11270 等用于应变片、热电偶、RTD、pH 电极的前端。BW=1 Hz〜数 kHz、OSR=1024〜8192 即可达到 22〜24 位有效分辨率。MUX 通道切换后的滤波器整定时间是系统设计要点。

传感器节点与可穿戴：加速度传感器、心电图（ECG）AFE、骨传导麦克风、电容式 MEMS 麦克风（PDM 输出）等低带宽、低功耗应用中，1〜3 阶 ΣΔ 调制器嵌入 ASIC。智能手机 MEMS 麦克风直接把 1bit PDM 流送入 SoC，由 SoC 端的 CIC + FIR 抽取器变为 48 kHz 的 16〜24bit PCM。

RF 通信与软件无线电：蜂窝基站与 SDR 接收机使用带通 ΣΔ 直接数字化 IF（数十〜数百 MHz），后段 DDC 下变频到基带。把 NTF 零点放在感兴趣的射频信道上，可在该频段获得极高 SNR。LTE / 5G 小基站、雷达接收机与电子战前端正越来越多地采用这种方案。

常见误解与注意事项

最大的陷阱是把理论 SNR 公式直接当成实测 SNR。本工具使用的 SNR = 6.02N + 1.76 + 10(2L+1)log₁₀OSR − 10log₁₀(π^{2L}/(2L+1)) 假设「量化噪声白色」「调制器完全稳定」「时钟抖动为零」。实际芯片会受 (1) 热噪声（运放与采样电容 kT/C）、(2) 时钟抖动上限 SNR_jitter = −20log₁₀(2πf_in·σ_jitter)、(3) 基准噪声、(4) DAC 失配（多比特）等影响。理论与实测差距在 10 dB 以内属于「按设计」，超过 20 dB 则上述某一项是主导噪声源。

其次，「L 越高一定越好」是误解。单环 1bit 调制器在 L≥3 时为条件稳定，输入幅度变大（约超过 ±0.6·V_ref）就会持续振荡，SNR 一下子降到噪声底。商用 IC 的实际幅度裕量约 ±0.7·V_ref，硬推到 0 dBFS 满量程会出现失真急剧增加。对策为 (1) 输入回退约 3 dB、(2) 切换到 multi-bit 量化器、(3) 用 MASH 1-1-1 / 2-1-1 等结构级联 1/2 阶环路。本工具的「warn」判定在 L≥4 × 1bit 组合时点亮。

最后，「OSR 越高只是分辨率上升」是想当然。OSR 加倍意味着 fs 也加倍，模拟部分功耗（时钟驱动的模拟电路与 fs 成正比）几乎翻番，数字抽取滤波器的门数与功耗增加，同时抽取滤波器的群延迟也相应增加数十〜数百个采样周期。音频与仪器中群延迟无害，但对控制环则会吃掉相位裕量、导致环路发散。选用 ΣΔ ADC 即意味着接受「以群延迟换分辨率」这一根本权衡。

ΣΔ ADC 过采样噪声整形 SNR 模拟器

ΣΔ ADC 过采样 — 噪声整形 SNR 设计

常见问题

实际应用

常见误解与注意事项

使用指南

具体计算示例

实务注意事项