伝導エミッション解析

そう。電子機器の電源ケーブルや信号線を伝わって外部に漏れ出すノイズ電流のことだ。150kHz〜30MHzの周波数帯域で測定するのが一般的で、LISN（擬似電源回路網）という標準化されたインピーダンスネットワークを使って評価する。

150kHz未満は電源の基本動作周波数に近くて分離が難しいし、30MHzを超えるとケーブルがアンテナとして振る舞い始めて放射エミッション（RE）の領域に入るからだ。つまり伝導EMIと放射EMIは周波数で棲み分けているんだよ。

スイッチング電源を搭載するほぼ全ての製品だ。例えばEV用のオンボードチャージャー（OBC）では48V→400VのDC-DCコンバータがスイッチング周波数100kHz前後で動作するから、その高調波が150kHz帯域にモロにかぶる。CISPR 25のクラス5にマージン6dBで通すのが設計目標だね。

LISN（Line Impedance Stabilization Network）は2つの役割がある。1つは測定周波数帯域でDUT（被試験機器）から見た電源インピーダンスを50Ωに安定化すること。もう1つは外部電源からのノイズを遮断して測定を安定させることだ。

CISPR 16-1-2で規定される標準LISN回路は、50μHのインダクタで電源ラインを終端し、結合コンデンサ（0.1μF〜1μF）を介してスペクトラムアナライザの50Ω入力に接続する構成だ。150kHz以上では50μHインダクタのインピーダンスが十分高くなり、DUT側から見たインピーダンスが50Ωに支配される。

SPICEモデルとしてL-R並列回路にDCブロッキングのカップリングコンデンサ（0.1μF）を直列接続するのが基本だ。ただし高精度な解析では、LISNの寄生成分（自己共振周波数、コネクタの接触抵抗、接地インピーダンス）もモデルに含める必要がある。実測データからSパラメータを取得してブロードバンドモデルにするのがベストプラクティスだよ。

電源ラインのプラス側を流れるノイズ電流を $I_1$、マイナス側を $I_2$ とする。このとき、ディファレンシャルモード（DM）電流とコモンモード（CM）電流はこう分離できる:

DMノイズはスイッチング素子のON/OFFで生じる電流リップルが主な発生源で、電源の往路と復路を逆方向に流れる。一方CMノイズは、スイッチングノードと筐体間の浮遊容量を介して大地に漏洩する電流で、往路・復路に同方向で流れるんだ。

例えば車載DC-DCコンバータでMOSFETがスイッチングすると、ドレイン電圧が0V→400Vのように急峻に変化する（dv/dt = 数十V/ns）。このdv/dtがMOSFETのパッケージ〜ヒートシンク間の浮遊容量（数十pF）を通じてCMノイズを生成するんだ。$I_\text{CM} = C_\text{stray} \cdot \frac{dv}{dt}$ で見積もれる。10pF、20V/nsなら200mA瞬時の漏洩電流になるよ。

スイッチング電源のノイズ源モデルは大きく2種類ある。電圧源モデルと電流源モデルだ。DMノイズは台形波スイッチング電流のFFTから等価電流源として表せる。台形波の高調波エンベロープは:

重要なのは、台形波のエンベロープには2つの折点（コーナー周波数）があることだ。第1折点 $f_1 = 1/(\pi t_\text{on})$ でスペクトルが-20dB/decで減衰し始め、第2折点 $f_2 = 1/(\pi t_r)$ で-40dB/decに変わる。立ち上がり時間が速いほど高周波成分が増えるから、SiC/GaN素子では特に注意が必要だ。

CMノイズはスイッチングノードのdv/dtと浮遊容量で決まるから、等価電圧源モデルを使う。テブナン等価回路として、スイッチングノード電圧 $V_\text{sw}(t)$ を電圧源、寄生インピーダンスを直列に入れてモデル化するんだ。

挿入損失はフィルタを挿入する前後のLISN端子電圧の比として定義される:

設計目標はこうだ。まず規格の限度値 $L_\text{limit}(f)$ と測定値（またはシミュレーション値）$V_\text{meas}(f)$ の差分にマージンを加算する:

LCフィルタの1段（L-C）で-40dB/decの減衰が得られる。カットオフ周波数 $f_c$ を超えた周波数で:

例えば150kHzで40dBの減衰が必要なら、$f_c$ を約15kHzに設定すれば1段のπ型LCフィルタで達成可能だ。ただし実際にはインダクタの自己共振周波数（SRF）やコンデンサのESLによってフィルタの高周波特性が劣化するから、部品選定が非常に重要になる。

一番ベーシックなのはSPICE回路シミュレーションだ。電力変換回路のスイッチングモデル＋LISN等価回路＋EMIフィルタの3要素を接続して時間領域解析（Transient）を走らせ、LISN端子電圧波形をFFTしてスペクトルを出す。

大事なのは3つ。(1) 窓関数：スイッチング電源は周期信号だから、必ずスイッチング周期の整数倍で切り出す。非周期窓だとスペクトルリーケージが出る。(2) 時間分解能：最高30MHzまで評価するなら、ナイキスト定理から最低でも60MHzサンプリング（≒16.7nsステップ）が必要。実用上は100MHz以上が望ましい。(3) 定常状態の確認：過渡応答が十分収束してからのデータを使うこと。起動直後のデータを含めると定常スペクトルが正しく出ない。

いい質問だ。CE解析の精度はほぼ寄生パラメータの正確さで決まる。特に重要なのはこの4つだ:

特にコンデンサのESL（等価直列インダクタンス）を無視するのは致命的だ。例えば0.1μFのMLCC（積層セラミック）のESLが1nHだとすると、自己共振周波数は:

SRFを超えるとコンデンサは容量性ではなくインダクタとして振る舞う。つまり16MHz以上ではフィルタコンデンサが効かなくなるんだ。これがSPICEモデルで理想コンデンサを使っていると見えないバグの原因になる。

使い分けのポイントをまとめよう。

実務的には、最初にAC解析でフィルタの目標ILを決めて部品を選定し、次にTransient解析でスイッチングのフルモデルを走らせて検証する、という2段階アプローチが効率的だ。

PCBの銅箔パターンや筐体の3D形状が効いてくるケースでは、回路シミュレータ（SPICE系）と電磁界シミュレータ（FEM/FDTD/MoM）を連携させるコシミュレーションが必要になる。SPICEはスイッチング回路のダイナミクスに強いが、分布定数効果や3D電磁結合は苦手。逆にFEM/FDTDは空間的な電磁波伝播に強いが、能動素子のモデリングが弱い。

具体的なワークフローとしては、(1) PCBレイアウトから3D EMツール（Ansys Q3D、Keysight EMPro等）で寄生RLCを抽出 → (2) 抽出した寄生成分をSPICE netlistに追加 → (3) Transient解析でLISN電圧をFFT、という手順だ。最近はAnsys Twin BuilderやKeysight ADSのように一気通貫で処理できるツールもある。

車載のCE対策は以下のステップで進める:

量産ばらつき（部品のトレランス±20%、温度変動、組立ばらつき）と経年劣化（コンデンサの容量低下、インダクタのコア劣化）を考慮すると、最低6dBのマージンが必要だ。自動車の場合、OEMによっては10dBを要求するところもある。特にEMIフィルタのコモンモードチョークは温度が上がるとインピーダンスが低下するから、125°C環境での特性で設計しないとマージンが消えるんだ。

まとめるとこうだ:

Yコンデンサはライン-GND間に入るから、もしショート故障すると感電の危険がある。だからIEC 60384-14でY1（基本絶縁跨ぎ）、Y2（補助絶縁跨ぎ）のように安全等級が定められている。車載の場合は48V系でもHV系（400V/800V）との絶縁距離が問題になるから、Y1等級のコンデンサが必要な場合が多いんだ。

CE対策のレイアウトで最も重要な3原則がある:

きちんと寄生パラメータをモデル化すれば、1MHz以下で±3dB、1〜10MHzで±6dB、10〜30MHzで±10dB程度の相関が得られる。10MHz以上で精度が落ちるのは、PCBのビアインダクタンスや部品の高周波特性モデルの不確かさが大きくなるからだ。

10dBは電圧で約3倍だから確かに大きい。だからこそマージン6〜10dBが必須なんだ。ただし、CE解析の目的は「規格に通るかどうかの事前判定」と「フィルタ仕様の方向性決定」にある。シミュレーションで限度値ぎりぎりなら確実にNGと判断できるし、20dB以上マージンがあれば安心できる。グレーゾーン（マージン0〜10dB）の場合に試作・実測で最終確認するという使い方だ。

大きく3つのカテゴリに分けて整理しよう。回路シミュレータ、3D電磁界シミュレータ、専用EMCツールだ。

初期設計段階なら十分だ。ただしLTspiceには寄生抽出機能がないから、PCBパターンの寄生インダクタンスやトランスの巻線間容量は手動でモデルに入力する必要がある。精度を上げるにはAnsys Q3DやKeysight EMProで3D寄生抽出を行い、そのSPICE netlistをLTspiceに取り込むハイブリッドワークフローが現実的だよ。

選定基準はこうだ:

研究レベルでは進んでいる。代表的なアプローチは2つ。(1) サロゲートモデル：多数のSPICEシミュレーション結果を学習データとして、ニューラルネットワークやガウシアンプロセスでCEスペクトルを予測する回帰モデルを作る。フィルタ部品の値（L, C, R）を入力すると、数ミリ秒でスペクトルを出力する。パラメータの最適化に使えるんだ。

(2) PINN（Physics-Informed Neural Network）：回路方程式をニューラルネットの損失関数に組み込んで、物理法則に整合する予測を行う。少ないデータで外挿精度を高められるのがメリットだが、スイッチング電源のような強い非線形系にはまだ課題が多い。

その通り。EV用OBC（On-Board Charger）やDC-DCコンバータは3つの理由でCE対策が難しい:

アクティブEMIフィルタ（AEF）が注目されている。従来のパッシブフィルタ（インダクタ+コンデンサ）はサイズと重量が大きくなりがちだが、AEFはセンスアンプ＋インジェクション回路でノイズを相殺するから、小型化・軽量化が可能だ。特にCM対策で効果が大きく、ナノクリスタルCMCの代替として研究が進んでいる。もう一つはLLC共振コンバータのようなソフトスイッチングトポロジの採用で、ZVS（Zero Voltage Switching）によりdv/dtを大幅に低減してCMノイズの発生自体を抑える方法だ。

SiC-MOSFETやGaN-HEMTはSiデバイスの5〜10倍速いスイッチングが可能で、変換効率が向上する反面、CE対策には大きな課題が出てくる。立ち上がり時間 $t_r$ が5ns以下になると、第2折点 $f_2 = 1/(\pi t_r)$ が64MHz以上に上がり、30MHzまでの高調波エンベロープが-20dB/decの傾斜のまま維持される。つまりSi（$t_r$ = 30ns、$f_2$ = 10.6MHz）に比べて、10〜30MHzでのノイズが10〜20dB高くなる。

対策としては (1) ゲート抵抗でdv/dtを意図的に遅くする（効率とのトレードオフ）、(2) PCBレイアウトの寄生インダクタンスを極限まで低減（パワーループ面積の最小化）、(3) フィルタの高周波特性を改善（低ESLコンデンサの並列接続、フェライトビーズの追加）、が定石だ。シミュレーションでは1nsオーダーの時間ステップが必要になるから計算コストも上がる。

現場でよく見る失敗パターンをまとめよう:

CE解析のデバッグは以下の順序で進める:

「モデルを信じすぎないこと」だ。CE解析はモデルの精度がすべてだが、完璧なモデルは存在しない。シミュレーション結果は「方向性の確認」と「ワーストケースの見積もり」に使い、最終判定は必ず実測で行う。ただしシミュレーションなしに試行錯誤だけでフィルタ設計をすると、部品代と試作工数が膨大になる。理論→シミュレーション→試作→実測→フィードバックの反復サイクルを高速で回すのが、CE対策の王道だよ。