アンテナインピーダンス整合
理論と物理
概要 — なぜ整合が必要か
先生、アンテナのインピーダンス整合って具体的にどうやるんですか？ そもそもなぜ必要なんでしょう？
ざっくり言うと、アンテナの入力インピーダンスは周波数によって変わるから、給電点でリアクタンス成分を打ち消して抵抗分を $R=50\,\Omega$ に近づける操作のことだ。これがズレると電力が反射されて、送信効率が落ちたり送信機を壊す原因にもなる。
えっ、壊れるんですか？ それは怖いですね…
そう。例えば無線機で50WのPA（パワーアンプ）を使っている場合、VSWRが3を超えると反射電力が5Wを超える。これがPA段のトランジスタを直撃してサーマルブレークダウンを起こすんだ。だから送信機には保護回路が入っていて、VSWRが高いと自動的に出力を下げるようになっている。
なるほど…。アンテナのインピーダンスってそもそも何で決まるんですか？
アンテナの入力インピーダンス $Z_{in}$ は、放射抵抗 $R_{rad}$（電波として放射されるエネルギーに対応）、損失抵抗 $R_{loss}$（導体損や誘電体損）、そして入力リアクタンス $X_{in}$（エネルギーの蓄積）の3つで構成される：
例えば半波長ダイポールなら $Z_{in} \approx 73 + j42.5\,\Omega$（自由空間）で、50Ω系に直結するとわずかに不整合になる。短縮ダイポール（$\ell < \lambda/2$）になると $R_{rad}$ が急激に小さくなり、$X_{in}$ は大きな容量性リアクタンスになるから、整合回路なしではまともに使えない。
反射係数とVSWR
VSWRとかリターンロスとか、数字がいろいろ出てきてよく分からなくなるんですが…
全部つながっているから整理しよう。まず反射係数 $\Gamma$ は：
$Z_0$ は伝送線路の特性インピーダンス（通常50Ω）。$\Gamma$ は複素数で、大きさ $|\Gamma|$ が反射の度合いを示す。完全整合なら $\Gamma = 0$、完全反射なら $|\Gamma| = 1$ だ。
ここから3つの指標が全部導かれる：
それぞれの数値の目安はどのくらいなんですか？
| VSWR | $|\Gamma|$ | RL (dB) | 反射電力 | 判定 |
|---|---|---|---|---|
| 1.0 | 0.00 | $\infty$ | 0% | 完全整合 |
| 1.2 | 0.09 | 20.8 | 0.8% | 優秀 |
| 1.5 | 0.20 | 14.0 | 4.0% | 良好 |
| 2.0 | 0.33 | 9.5 | 11.1% | 許容限界 |
| 3.0 | 0.50 | 6.0 | 25.0% | 要改善 |
実務では VSWR $\leq$ 2（RL $\geq$ 10 dB）が一般的な設計目標で、量産品のアンテナではVSWR 1.5以下を要求されることも多い。
スミスチャートの読み方
スミスチャートって丸い図ですよね？ 何が描いてあるのかさっぱり分からないんですが…
スミスチャートは、複素インピーダンスを「丸い地図」にマッピングしたものだ。正規化インピーダンス $z = Z/Z_0 = r + jx$ を反射係数平面に写像する変換：
この変換で、等抵抗の線は「右に寄った円」、等リアクタンスの線は「上下に弧を描く円弧」になる。チャートの中心が $z = 1$（50Ω系なら50Ω）で完全整合点。右端が開放（$z = \infty$）、左端が短絡（$z = 0$）。
チャート上で整合回路を追加するとどう動くんですか？
これがスミスチャートの醍醐味だ：
- 直列Lを追加 → 等抵抗円に沿って上方向（誘導性）に移動
- 直列Cを追加 → 等抵抗円に沿って下方向（容量性）に移動
- 並列Lを追加 → 等コンダクタンス円に沿って下に回転
- 並列Cを追加 → 等コンダクタンス円に沿って上に回転
- 伝送線路を追加 → 中心に対して時計回りに回転（電気長 $\beta \ell$ に対応）
つまり整合設計は「チャート上のある点から中心に向かって、LやCや伝送線路で道筋をつける」パズルなんだ。
帯域幅とQファクタのトレードオフ
整合が取れても、ちょっと周波数がずれると使えなくなったりしませんか？
いい着眼点だ。整合回路のQファクタ（Quality Factor）と帯域幅BWには根本的なトレードオフがある：
ここで$\text{BW}$はVSWR $\leq$ 2（あるいはRL $\geq$ 10 dB）を満たす周波数範囲。Qが大きいほど共振がシャープで帯域が狭くなる。
Bode-Fanoの理論限界というのがあって、任意の整合回路で達成可能な帯域幅には物理的な上限がある：
つまり、アンテナ自体のQが高い（小型アンテナなど）場合、どんなに頑張っても広帯域整合は不可能。これは情報理論のシャノン限界のような「物理の壁」なんだ。例えばスマホの内蔵アンテナは $Q \approx 10\text{-}30$ 程度で、比帯域幅は3〜10%が限界になる。
物理的な限界があるんですね…。じゃあ設計者はその限界の中でどう工夫するんですか？
現場でよく使われるアプローチは3つある：
- 多段整合：Lマッチ1段では帯域幅が足りないとき、2段・3段にする。段数を増やすほどBode-Fano限界に近づける
- アンテナ側の改良：アンテナ自体のQを下げる。スロットを入れる、誘電体ローディングを工夫するなど
- 動的整合（アパチャチューナ）：回路のQ制約を回避して、周波数帯ごとに整合条件をリアルタイム切替する
スミスチャートを「手で書いた」フィリップ・スミスの話
インピーダンス整合を視覚化した「スミスチャート」は、1939年にベル研究所のフィリップ・スミスが考案した。当時はコンピュータがなく、複素インピーダンスの変換を手計算で行っていた。スミスは「等抵抗円と等リアクタンス円を重ねれば変換が一目でわかる」と気づき、手書きでチャートを作り上げた。現代のシミュレーションツールはボタン1つでスミスチャートを描くが、チャートの本質的な美しさは数式の幾何学的変換にある。一度は紙のスミスチャート上で手計算してみると理解が段違いに深まる。
反射係数とスミスチャートの数学的関係
- 正規化インピーダンス $z = r + jx$：$Z_{in}$ を特性インピーダンス $Z_0$ で割った無次元量。スミスチャートはこの $z$ を $\Gamma$ 平面にメビウス変換で写像する。
- 等抵抗円：$r = \text{const}$ の軌跡。中心は $(\frac{r}{r+1}, 0)$、半径は $\frac{1}{r+1}$。$r=0$ の円がチャート外周、$r=\infty$ は原点に縮退。
- 等リアクタンス円弧：$x = \text{const}$ の軌跡。中心は $(1, \frac{1}{x})$、半径は $\frac{1}{|x|}$。上半面が誘導性（$x > 0$）、下半面が容量性（$x < 0$）。
- VSWRの等値線：$|\Gamma| = \text{const}$ の円。中心は原点で、半径が $|\Gamma|$ に等しい。VSWR=2の円は $|\Gamma|=0.333$ の円に対応。
Bode-Fano限界の物理的意味
- RC直列負荷の場合：$\int_0^{\infty} \ln\frac{1}{|\Gamma(\omega)|}\,d\omega \leq \frac{\pi}{RC}$
- RL並列負荷の場合：$\int_0^{\infty} \frac{1}{\omega^2}\ln\frac{1}{|\Gamma(\omega)|}\,d\omega \leq \frac{\pi L}{R}$
- この限界はパッシブ整合回路（無損失リアクティブ素子のみ）に適用される
- 帯域内の $|\Gamma|$ を小さくすると帯域幅が狭まり、帯域幅を広げると $|\Gamma|$ が大きくなる——このトレードオフは整合回路の段数を増やしても根本的には超えられない
- 能動整合（負性抵抗や帰還回路）ではこの限界を回避できるが、安定性やノイズの問題が生じる
整合回路の設計手法
Lネットワーク設計
Lマッチって一番基本的な整合回路ですよね？ どうやって設計するんですか？
Lネットワークは2つのリアクティブ素子（LとCの組合せ）で構成される最もシンプルな整合回路だ。負荷インピーダンス $R_L$ を $Z_0$ に整合させるとき、$R_L > Z_0$ の場合：
例えば $R_L = 200\,\Omega$ を $Z_0 = 50\,\Omega$ に整合させる場合：$Q = \sqrt{200/50 - 1} = \sqrt{3} \approx 1.73$、$X_s = 1.73 \times 50 = 86.6\,\Omega$、$B_p = 1.73/200 = 8.66\,\text{mS}$。
このQの値がそのまま帯域幅に影響するんですか？
その通り。帯域幅は概算で $\text{BW} \approx f_0 / Q$ だ。先ほどの例だと $Q = 1.73$ なので帯域幅は中心周波数の約58%になる。わりと広帯域だね。でもインピーダンス比が大きいほど $Q$ が上がって帯域が狭くなる。$R_L = 1000\,\Omega$ なら $Q = \sqrt{19} \approx 4.36$ で帯域幅は23%程度まで落ちる。
なるほど。Lネットワークは簡単だけど、帯域幅はQで自動的に決まっちゃうわけですね。
πマッチとTマッチ
Lマッチだと帯域幅を自由に選べないなら、他にどんな方法がありますか？
3素子の整合回路、つまりπネットワーク（並列-直列-並列）やTネットワーク（直列-並列-直列）を使うと、Qを設計者が自由に選べるようになる。素子数が1つ増えた分、設計自由度が1つ増えるわけだ。
- πネットワーク：入出力側に並列素子を置くので、不要高調波のフィルタリング効果もある。真空管式PA（パワーアンプ）の出力整合でよく使われた
- Tネットワーク：入出力側に直列素子を置く。高いQを実現しやすいが、素子のQ（特にインダクタの巻線抵抗）に損失が敏感
ただし自由にQを「下げる」方向は制限がある——Lネットワークの自然なQが下限になるため、それ以下に帯域を広げたいなら多段整合が必要だ。
スタブ整合
マイクロ波帯だとチップ部品が使えなくなりますよね？ その場合はどうするんですか？
数GHz以上ではLumped素子（チップ部品）の寄生成分が無視できなくなるから、伝送線路で整合を取る。代表的なのがスタブ整合だ：
- 単一スタブ整合：主線路上の特定の位置に、短絡スタブまたは開放スタブを並列接続する。スタブの長さでサセプタンスを調整し、スタブの位置でコンダクタンスを合わせる
- 二重スタブ整合：位置が固定された2本のスタブで整合を取る。製造上、スタブ位置を自由に変えられない場合に有効だが、整合不可能なインピーダンス領域が存在する
- λ/4変成器：特性インピーダンス $Z_T = \sqrt{Z_0 \cdot Z_L}$ の四分の一波長線路を挿入する。純抵抗負荷にしか使えないが、実装が簡単
基板のパターンだけで整合が取れるって、なんかカッコいいですね。
そう、ミリ波帯のアンテナ基板では、全ての整合がマイクロストリップラインのパターンだけで実現される。部品実装が不要だから量産性も高い。ただしパターン精度が直接整合品質に影響するから、基板のエッチング精度と誘電体の $\varepsilon_r$ 管理がシビアになる。
広帯域整合（多段整合）
もっと広い帯域で整合を取りたい場合はどうすればいいんですか？
多段整合を使う。例えばλ/4変成器を $N$ 段カスケードにすると、フィルタ理論と同じ手法で帯域を拡大できる：
- 二項整合（Binomial）：帯域内で最大平坦特性。中心周波数での $|\Gamma|$ が最小
- チェビシェフ整合：帯域内で $|\Gamma|$ が等リプルで変動。同じ段数で二項整合より帯域が広い
例えば $Z_L = 100\,\Omega$ を $Z_0 = 50\,\Omega$ に整合させる2段チェビシェフ変成器では、リプル0.05で比帯域110%以上が達成できる。1段のλ/4変成器だと40%程度だから、段数の威力は大きい。
フィルタ設計と整合回路設計って似てるんですね。
まさにそうだ。実は数学的にはどちらも「反射係数の周波数応答を所望の特性に成形する」問題で、設計理論は共通している。フィルタ設計をやったことがある人はインピーダンス整合の設計もすんなり理解できるよ。
実践ガイド
シミュレーションによる設計フロー
実際にアンテナの整合を設計するときの手順を教えてください。
現代的な設計フローはこうだ：
- アンテナ単体の3Dシミュレーション：HFSS/CSTでアンテナ形状をモデリングし、$Z_{in}(f)$ と放射パターンを取得
- Touchstoneファイル（.s1p）のエクスポート：周波数ごとのSパラメータを出力
- 回路シミュレータに読み込み：Keysight ADSやAWR Microwave Officeで.s1pを負荷としてインポート
- 整合回路のトポロジー選択：スミスチャートツールで候補回路を検討
- 最適化：目標VSWR帯域を制約条件にして素子値を自動最適化
- 整合回路込みの3D再シミュレーション：Lumped素子のレイアウトまで含めたEM-回路協調シミュレーション
- 試作・実測・チューニング
ステップ6の「EM-回路協調シミュレーション」って具体的にどういうことですか？
3D電磁界ソルバーで基板パターンや部品のランドパッドまでモデリングして、Lumped素子はポート上に回路モデルとして接続する方法だ。チップ部品のパッド寄生容量やビアのインダクタンスが整合特性に影響するので、特にGHz帯ではこの協調解析が必須になる。HFSSのCircuit Designerや、CST Design Studioがこの機能を持っている。
実装上の注意点
シミュレーションでは完璧なのに、試作したら整合が崩れるってよく聞きますが…
「シミュレーションと実測が合わない」のは整合設計あるあるだ。主な原因を挙げると：
| 原因 | 影響 | 対策 |
|---|---|---|
| 基板の $\varepsilon_r$ のばらつき | λ/4長さがズレる | TDR実測で実効 $\varepsilon_r$ 確認 |
| チップ部品の公差（容量±0.1pF等） | 整合周波数がシフト | 感度解析＋許容公差シミュレーション |
| GND処理不良（ビア不足） | 寄生インダクタンス | GNDビアをλ/20間隔以下で配置 |
| コネクタの接続部 | 不連続点でのインピーダンス段差 | コネクタモデルを含めた解析 |
| 人体の影響（スマホ等） | インピーダンスの動的変化 | ファントム（人体模型）を用いた評価 |
特にスマホだと手で持っただけで変わるんですか？ それは困りますね。
動的整合 — アパチャチューナ
実はスマートフォンのアンテナ設計はまさにそれが最大の課題だ。人体は水分を多く含む誘電体だから、手がアンテナに近づくと誘電体ローディング効果でインピーダンスが大きく変わる。「手の握り方」で共振周波数が数十MHzシフトするのは普通だ。
だから最近のスマートフォンにはアパチャチューナIC（Aperture Tuner）が搭載されている。仕組みはこうだ：
- VSWRセンサがRFフロントエンド上でリアルタイムに反射を監視
- 制御ロジックがVSWRの変化を検出（数ms以内）
- 可変コンデンサ（バラクタまたはMEMSスイッチ）の容量値を切り替えて整合を補正
- 4G/5Gのキャリアアグリゲーション（複数バンド同時使用）にも対応し、バンドごとに独立して整合を最適化
Qualcomm QAT3500シリーズやSkyworksのSKY5xxシリーズが代表的な製品だ。
すごい…固定の整合回路じゃなくて、リアルタイムで適応するんですね。まるでアクティブサスペンションみたい。
いい例えだね。車のサスペンションがパッシブ→アクティブに進化したのと同じで、インピーダンス整合もパッシブ（固定回路）→アクティブ（動的チューナ）に進化している。5Gのミリ波帯ではビームフォーミング+動的整合の組合せが標準になりつつある。
SWRが「1.2以下」じゃないと出荷できない——量産アンテナの整合基準
量産品のアンテナ開発では「SWR 1.2以下」が市場要求の基準として広く使われている。SWR=1.2はリターンロス約20.8dBに相当し、入射電力の約1%しか反射しない状態。これを設計の初期段階でシミュレーションによって確保し、試作品で実測確認するのが定石の流れだ。ただし、整合が取れているはずなのに実測でSWRが悪化する場合、コネクタの半田付け品質やケーブルのグランド処理が犯人であることが多い。「解析は完璧でも、実装で崩れる」のが整合設計の永遠のテーマである。
ソフトウェア比較
3Dソルバーと回路シミュレータ
インピーダンス整合の設計に使えるツールを教えてください。
大きく2種類ある。「3D電磁界ソルバー」はアンテナのインピーダンスを求めるために使い、「回路シミュレータ」は整合回路の設計に使う。両方を連携させるのが現代のワークフローだ：
| 種別 | ツール名 | 手法 | 得意分野 |
|---|---|---|---|
| 3Dソルバー | Ansys HFSS | FEM（周波数領域） | 高精度アンテナ解析、アダプティブメッシュ |
| CST Microwave Studio | FDTD / FEM / MoM | 広帯域解析、EMC | |
| COMSOL RF Module | FEM | マルチフィジクス連成 | |
| 回路シミュレータ | Keysight ADS | 調和平衡 / SPICE | 整合回路設計、フィルタ設計 |
| AWR Microwave Office | 線形 / 非線形 | スミスチャートツール内蔵 | |
| QUCS（OSS） | SPICE / Sパラメータ | 無償で使える回路シミュレータ |
ADSとCSTで分業するイメージですか？
そうだ。「回路屋」がADSで整合回路のトポロジーと素子値を決めて、「電磁界屋」がCSTやHFSSでアンテナ+整合回路のレイアウトをフルウェーブ検証する。Sパラメータ（Touchstoneファイル）でデータをやり取りするのが現場の標準的な進め方だ。
ADS vs CST——「回路屋」と「電磁界屋」が使うツールはなぜ違う？
Keysight ADSは回路シミュレーター、CST Microwave Studioは3D電磁界ソルバーで、カバーする領域が根本的に異なる。ADSはLumped素子と分布定数回路の混在設計に強く、高周波回路設計者の定番。一方CSTはアンテナや導波管など電磁波の放射・伝搬まで含めた解析が得意。両者の使い分けは「整合回路の設計フェーズ」と「放射効率の検証フェーズ」で分けるのが現場の流儀だ。最近は両ツール間でSパラメータを受け渡す共同シミュレーションも一般的になっている。
先端技術
AIによる整合回路自動設計
整合回路の設計にもAIが使われ始めていると聞いたのですが…
最近は機械学習を使った自動設計が研究レベルから実用段階に入りつつある：
- ベイズ最適化：少ないシミュレーション回数で最適な素子値を探索。評価関数が高価な3Dシミュレーションの場合に特に有効
- 深層学習によるサロゲートモデル：訓練データから周波数応答を瞬時に予測。パラメータスイープの代替として計算時間を1/1000に削減
- 強化学習：スミスチャート上の「整合パス」を学習。トポロジー選択から素子値決定まで自動化する試み
- 生成AI（GAN/VAE）：新しい整合回路トポロジーの自動生成。人間が思いつかない非自明な回路構成を発見する可能性がある
へえ、AIがスミスチャートを読んで設計するみたいなものですか。
まさにそうだ。ただし現状ではまだ「設計者の経験則をAIが加速する」段階で、完全自動化にはBode-Fano限界や実装制約を含めた物理ベースの評価が不可欠。PINNs（Physics-Informed Neural Networks）を使ってマクスウェル方程式の物理制約を学習モデルに組み込む研究も進んでいる。
ミリ波5G/6Gの整合課題
5Gのミリ波帯ではどんな新しい課題がありますか？
28GHz帯や39GHz帯のミリ波5Gでは、従来のRF設計とは異なる課題が山積している：
- フェーズドアレイとの連携：各素子ごとに整合を取りつつ、相互結合（Mutual Coupling）の影響も考慮する必要がある
- パッケージ内整合：AiP（Antenna-in-Package）ではアンテナと整合回路がICパッケージ内に統合される。寸法がλに近いため全てを3Dソルバーで解析する必要がある
- 周波数帯域の広さ：5G NR n257は26.5〜29.5GHz（比帯域10.7%）をカバーする必要がある
- ビームステアリング時のインピーダンス変動：フェーズドアレイのスキャン角を変えるとインピーダンスが変化する。各スキャン角で整合を維持する設計が必要
6G（100GHz〜300GHz帯）になると、さらにオンチップアンテナ＋整合回路の一体化が進み、「回路」と「電磁界」の境界がますます曖昧になるだろう。
トラブルシューティング
整合が取れないときの原因と対策
先生、シミュレーションで整合が取れたのに実測でVSWRが全然合わないんですが、どこから調べればいいですか？
整合設計のトラブルは大きく3段階に分けて切り分けると効率的だ：
| 段階 | 症状 | 原因 | 対策 |
|---|---|---|---|
| シミュレーション上で整合不可 | スミスチャート上で中心に到達できない | アンテナ自体のQが高すぎる / 整合回路のトポロジーが不適切 | アンテナ形状の見直し / 多段整合の検討 |
| シミュレーションOK→実測NG（周波数シフト） | 共振周波数が10〜50MHzズレる | 基板 $\varepsilon_r$ の誤差 / 部品公差 / 寄生成分の未モデル化 | TDR実測で $\varepsilon_r$ 確認 / 部品の実測S11で置換 |
| シミュレーションOK→実測NG（VSWR悪化） | 帯域全体でVSWRが劣化 | GNDビア不足 / はんだ付け品質 / ケーブルの曲げ | PCBレイアウト改善 / 測定系の校正確認 |
| 特定の姿勢でのみ悪化 | 手で持つとVSWR 3超え | 人体によるインピーダンス変動 | アパチャチューナ導入 / ファントム付き評価 |
まずは周波数シフトの切り分けから始めればいいんですね。
そうだ。整合のトラブルシューティングで一番大事なのは「アンテナ側の問題か、整合回路側の問題か」を分離すること。アンテナの給電点を直接VNAで測定して $Z_{in}$ を確認するのが第一歩だ。整合回路を外した状態でのインピーダンスがシミュレーションと合っていれば、問題は整合回路側にある。合っていなければアンテナの製造やマウント環境に問題がある。
「まずアンテナ単体を測れ」ということですね。勉強になります！
最後にもう一つ実務のコツを伝えると、整合回路の部品は最初から0Ωジャンパと未実装パッドを余分に配置しておくことだ。試作基板上でLやCを追加・変更できるようにしておけば、実測結果を見ながら現場チューニングができる。シミュレーションだけで一発で完璧な整合を取るのは現実には難しいから、「変更の余地を残す設計」が経験者の知恵だよ。
整合設計の心得
インピーダンス整合は「シミュレーションで80%、実測チューニングで残り20%」の世界だ。完璧な事前設計を目指すより、現場で微調整できる余地を残した基板レイアウトの方が、結果的に開発期間を短縮する。特にアンテナ周辺は筐体・人体・周辺部品との相互作用が複雑で、事前に全てを予測するのは原理的に困難。だからこそ、測定器（VNA）の使い方とスミスチャートの読み方は、整合設計エンジニアの必須スキルになる。
なった
詳しく
報告