宽禁带半导体器件（SiC/GaN）仿真
理论：耐压与导通电阻的权衡
概述
听说SiC MOSFET比同样耐压的Si器件小得多，为什么？
功率器件关断时由漂移层承受高电压。为使电场不超过材料的临界击穿电场，这一层必须足够厚、掺杂足够淡。但导通时电流要穿过这一厚而淡掺杂的层，电阻就大。SiC和GaN的临界击穿电场约为Si的10倍，同样耐压下层厚可减到约十分之一，掺杂可浓约60倍。两者共同作用，电阻与临界击穿电场的三次方成反比减小。把这写成公式的就是Baliga极限式，是选材时的首要参考。
Baliga极限式
BV为耐压，ε为介电常数，μ_n为电子迁移率，E_c为临界击穿电场，W_D为漂移层厚度，N_D为掺杂浓度。物性：Si（相对介电常数11.7、迁移率1,350 cm²/Vs、0.3 MV/cm），4H-SiC（9.7、900、2.5 MV/cm），GaN（9.0、1,200、3.3 MV/cm）。
Baliga品质因数
1982年，Baliga提出ε·μ·E_c³作为比较功率半导体材料的指标，即Baliga品质因数，漂移层电阻极限与之成反比。当时Si功率器件是主流，但这一指标表明SiC和GaN在原理上大大优越。由于晶体质量和MOS界面问题，实用化花了很长时间，2010年代SiC MOSFET和GaN晶体管量产，大幅提高了电动汽车和电源的效率。
算例
例1：各耐压下的漂移层极限
| 耐压 | 材料 | 比导通电阻（mΩ·cm²） | 漂移层厚度 | 掺杂浓度（cm⁻³） |
|---|---|---|---|---|
| 650 V | Si | 44.8 | 43 μm | 4.5×10¹⁴ |
| 650 V | 4H-SiC | 0.14 | 5.2 μm | 2.6×10¹⁶ |
| 650 V | GaN | 0.049 | 3.9 μm | 4.2×10¹⁶ |
| 1,200 V | Si | 153 | 80 μm | 2.4×10¹⁴ |
| 1,200 V | 4H-SiC | 0.48 | 9.6 μm | 1.4×10¹⁶ |
| 1,200 V | GaN | 0.17 | 7.3 μm | 2.3×10¹⁶ |
| 3,300 V | 4H-SiC | 3.6 | 26 μm | 5.1×10¹⁵ |
例2：20 mΩ、1,200 V器件所需面积（仅由漂移层决定时）
| 材料 | 面积 | 边长 | 与Si的品质因数比 |
|---|---|---|---|
| Si | 7.63 cm² | 27.6 mm | 1 |
| 4H-SiC | 0.024 cm² | 1.54 mm | 320 |
| GaN | 0.0084 cm² | 0.92 mm | 910 |
GaN的极限更低，为什么1,200 V时多用SiC？
极限式表示材料的理想性能，实际器件由结构和制造决定。GaN晶体管多为在硅等衬底上生长薄GaN的横向结构，电流沿表面流动。提高耐压需要加大电极间距，高耐压时面积优势变小，而且很难制作缺陷少的厚GaN。SiC能在同质衬底上生长厚漂移层做成纵向结构，适合高耐压大电流。因此650 V以下的高速电源以GaN为主，1,200 V以上的汽车和工业用途以SiC为主。但实际SiC MOSFET的比导通电阻加上沟道和衬底电阻，1,200 V时为极限的几倍。器件仿真就是求出电阻构成，确定应改进的部分。
器件仿真流程
- 用Baliga公式估算所需漂移层厚度和浓度。
- 在TCAD中建立器件截面，求解泊松方程和电流连续方程。
- 加入SiC界面缺陷、不完全电离等材料特有模型。
- 用终端结构抑制边缘电场集中，确认耐压。
- 与试制器件特性比较，校准参数。
“耐压达不到计算值”
某1,200 V SiC二极管试制品，一维计算中漂移层厚度和浓度余量充足，实际耐压却只有约900 V。用TCAD把器件边缘包括进去计算发现，电极边缘电场集中，那里先击穿了。在边缘周围加上使电场平缓的终端结构（保护环）重新计算，按此设计试制后耐压超过1,300 V。一维公式只表示中央部分的性能，边缘设计要用仿真确认。
常见错误
错误与对策
| 错误 | 后果 | 对策 |
|---|---|---|
| 把极限当作实际器件 | 低估电阻 | 加上沟道和衬底 |
| 只用一维设计耐压 | 边缘击穿 | 分析终端 |
| 沿用Si模型 | 特性对不上 | 材料特有模型 |
| 忽略温度依赖 | 高温特性变化 | 改变温度计算 |
| 忽略不完全电离 | 载流子浓度算错 | SiC中考虑 |
我想了解相关内容。