静电容量分析
静电容量的理论基础
概要
老师，静电容量怎样用FEM计算呢？
静电容量是导体间的电荷和电压的比值。
用FEM求解电位的泊松方程，通过高斯定律对导体表面的电荷进行积分计算。
代表的解析解
有与理论值可以比较的形状吗？
| 结构 | 容量 |
|---|---|
| 平行平板 | $C = \varepsilon A / d$ |
| 同轴圆筒 | $C = 2\pi\varepsilon L / \ln(b/a)$ |
| 同心球壳 | $C = 4\pi\varepsilon ab / (b-a)$ |
| 孤立球导体 | $C = 4\pi\varepsilon_0 a$ |
在进行实际问题计算之前，先用这些形状验证FEM结果的合理性是铁则。
容量矩阵
多导体系统怎样处理呢？
$n$ 个导体间的容量关系由容量矩阵 $[C]$ 描述。
对角线元素 $C_{ii}$ 是自容量，非对角线元素 $C_{ij}$ 是互容量，取负值。PCB配线间的串扰评估需要这个容量矩阵。Ansys Q3D可以自动提取。
莱顿瓶——人类最早的电容器诞生于1745年的荷兰
实现静电容量（电容）概念的人类最早的电容器是"莱顿瓶"。用玻璃瓶，内外用金属箔覆盖，在内侧储存静电。1746年富兰克林使用它进行风筝实验，证明了闪电就是电。现代静电容量理论 $C = Q/V$ 的本质——"电压能储存多少电荷"——源自对这个瓶的观察。
静电容量的数值计算方法
数值解法的详细
怎样用FEM计算容量矩阵呢？
当有 $n$ 个导体时，对导体 $j$ 印加1V电压，其他导体接地，求解泊松方程。各导体表面的电荷 $Q_i$ 就直接变成 $C_{ij}$。对所有导体重复此操作。
需要做 $n$ 次仿真，太困难了。
利用对称性 $C_{ij} = C_{ji}$ 可以减少计算次数。Ansys Q3D已经将这个过程完全自动化了。
能量法
除了电荷积分，还有其他方法吗？
从静电能量计算容量的能量法。
COMSOL的"体积积分"功能可以计算。用电荷法和能量法两种方法都算，差异在1%以内就可信赖。差异大说明网格太粗了。
边界电场大的结构容易网格不足，是吗？
完全正确。配线宽度与间隙差不多的情况，边界容量占全容量的30～50%。只用平板近似 $C = \varepsilon A/d$ 是不够的。
"平行平板电容"为什么永不过时
静电容量解析的基础总是提到平行平板电容的公式 $C = \varepsilon_0 \varepsilon_r A / d$。"这种简单形状现实中不存在"，大家这样想。其实半导体的栅氧化膜、PCB的电源平面、柔性基板的层间——全都本质上是平行平板。实际设计中，端部效应（边界效应）产生10～30%的误差，需要CAE求解器修正。教科书公式只是起点。
静电容量的实务应用
实践指南
请教我静电容量分析在实务中怎样应用。
举一些典型应用例子。
PCB配线的寄生容量
- 用Ansys Q3D导入ECAD数据（ODB++/Gerber）
- 提取信号线间的互容量，输出为SPICE模型
- 反映到SI分析的等效电路中
静电容量传感器
- 用COMSOL计算传感器电极间的容量变化
- 对被测物体的位置、厚度进行容量灵敏度分析
网格设计
容量分析有特殊的网格要求吗？
| 部位 | 网格要求 | 原因 |
|---|---|---|
| 导体间间隙 | 间隙宽的1/5以下 | 直接影响容量精度 |
| 导体边缘 | 放置微小单元 | 捕捉边界容量 |
| 介质界面 | 网格对齐 | 保证电束密度连续性 |
| 远场区 | 可用粗网格 | 对容量贡献小 |
边界容量看起来很大呢。
当配线宽高比接近1时，边界容量占全容量的一半。无限平板近似很危险。一定要用3D FEM或BEM精确计算。
触摸屏的电容——手指一根改变0.1pF的技术
智能手机投影式电容触摸屏通过检测电极间静电容量的微小变化（约0.1～1pF）来判断手指位置。要每秒扫描120次以上，电极图案设计必须靠电容分析。不优化电极间距、宽度、介质层厚度，就会"粗手指才有反应""屏幕边缘感度不好"，现场QA问题频出。
静电容量的软件比较
商用工具比较
请比较可用于容量分析的工具。
按用途整理。
| 工具 | 方法 | 优势领域 |
|---|---|---|
| Ansys Q3D | BEM/FEM | PCB/封装的寄生容量提取 |
| Ansys Maxwell | FEM | 通用3D静电场、大型机器 |
| COMSOL AC/DC | FEM | 定制物理、传感器设计 |
| Ansys SIwave | 2.5D FEM | PCB基板全体的高速解析 |
| FastCap | BEM | 开源、研究用 |
Q3D的具体工作流程是什么？
1. 导入3D模型
2. 定义信号端子和接地
3. 自动生成网格、自适应细分
4. 在各频率下提取R、L、C、G矩阵
5. 输出为SPICE网表
功率模块的母线设计中，同时提取寄生电感，可直接预测开关过冲。
COMSOL和Q3D怎样分工？
COMSOL在传感器等结构-电耦合必要时强大。Q3D专门为多导体自动容量提取优化，IC封装和PCB上效率远超。
EDA与CAE的容量分析——为什么"双轨制"会出现
半导体和基板设计现场常出现EDA工具的寄生容量提取与CAE工具的电磁仿真并行的现象。EDA基于配线规则，速度快自动化程度高；CAE精密求解3D形状但耗时。实务上只对关键配线用CAE验证，其余交给EDA——"混合运用"是常态。工具选型讨论前，先设计工作流程才是上策。
静电容量的先进研究
先进话题
请介绍静电容量分析的最新研究。
有几个重要课题。
微细化半导体的寄生容量
3nm/2nm工艺中，栅极间和金属配线间的寄生容量支配器件性能。FinFET和GAA结构中3D电场分布复杂，Synopsys Raphael和Calibre xACT做大规模3D容量提取。
可变容量MEMS
MEMS静电容量开关怎样分析？
电极间容量随机械变位非线性变化的耦合问题。拉入电压约为
COMSOL的电-结构耦合迭代求解静电力→变形→容量更新，予测拉入行为。
量子容量
石墨烯等2D材料由于载流子态密度有限，产生量子容量。
几何容量和串联作用，限制总容量。与TCAD、从头计算的耦合研究在推进。
下一代芯片的静电容量——飞秒法拉的世界
最新3nm工艺的晶体管栅极静电容量是飞秒法拉（fF，10⁻¹⁵ F）量级。虽然微小，数十亿晶体管集成时，整片容量耦合对性能影响巨大。设计工具自动运行容量分析，事前预测配线间串扰——现在是标准工序。"做完才发现延迟"不被容许的时代已来。
静电容量的故障排除
故障排除
请教我容量分析常见故障。
整理典型问题。
1. FEM容量值与理论值不符
平行平板情况下偏离 $\varepsilon A/d$ 值约10%。
原因：边界电场。理论式采用无限平板近似。与Palmer修正式 $C = \varepsilon_0 \frac{A}{d}[1 + \frac{d}{\pi w}(1 + \ln\frac{2\pi w}{d})]$ 比较。
2. Q3D与实测不符
寄生容量偏差20%。
原因：模型漏掉的周边结构（机壳、基板）的影响。PCB基板Dk值有频率依存性。LCR测试仪测定频率的分布常数效应。
对策：含周边构造的广域模型重新计算，介电常数±10%偏差的灵敏度分析。
3. 容量矩阵对角元素为负
容量矩阵有问题。
Maxwell形式和Kirchhoff形式不同。Maxwell形式非对角元素为负是正常。检查Q3D输出格式。
4. 自适应网格不收敛
Maxwell的自适应循环几十遍都不收敛。
对策：能量误差从1%放宽到2%。初始网格手动集中在导体间间隙。微小圆角简化。
容量分析"值不对"时——先疑的三处
容量分析结果与设计值大相径庭，原因通常三者之一：①网格太粗，电极端部电场集中没捕捉到；②介电常数用DC值，实际有频率依存；③漏了边界效应。特别是①，"网格细2倍容量值变10%"的经历常被提起。收敛确认至少两级网格细分是必须。
细节
报告