プラズマエッチング選択比・異方性シミュレーター

Q: Bosch プロセス（DRIE）と通常の RIE の違いは何ですか？

Bosch プロセスは Deep Reactive Ion Etching (DRIE) の代表手法で、SF₆ プラズマによる Si のエッチング（数秒）と C₄F₈ プラズマによる側壁の保護膜形成（数秒）を高速で交互に繰り返します。各サイクルで縦方向だけ僅かに彫り進み、側壁にはテフロン状の保護膜が残るため、アスペクト比 30〜100 以上の深いトレンチを垂直に加工できます。MEMS の貫通シリコンビア（TSV）や慣性センサーの櫛歯構造は Bosch なしでは作れません。側壁の周期的な「スキャロップ」が μm スケールで残るのが特徴で、必要に応じて O₂ プラズマや希 HF で平滑化します。

Q: Atomic Layer Etching (ALE) は普通のエッチングと何が違いますか？

ALE は表面の 1 原子層だけを順に取り去る手法で、表面の化学的活性化（例: Cl₂ 吸着）と弱いイオンビーム除去（低エネルギー Ar⁺）を 1 サイクル単位で繰り返します。1 サイクルで 0.1〜0.3 nm しか進まないため遅いものの、層数で深さが決まるため極めて均一で、選択比・異方性も非常に高くなります。EUV ノード（5 nm 以下）の論理デバイス、最先端 DRAM/3D-NAND のリセス工程、GAA トランジスタのチャネルリリースなどで採用が広がっています。通常 RIE が秒オーダーでサブミクロン彫るのに対し、ALE は分オーダーで数 nm 制御する、まさに「原子層の彫刻刀」です。

SiO₂・Si・poly-Si・Al などの薄膜を RIE（反応性イオンエッチング）でパターニングするツールです。ガス種・プラズマパワー・バイアス・圧力を変えると、エッチ速度・選択比・異方性度・エッチ深さ・マスク消費・アスペクト比がリアルタイムに分かり、半導体プロセスのレシピを設計できます。

パラメータ設定

エッチガス

主反応ガスとサンプル代表系

被エッチ膜

エッチ対象の薄膜種

プラズマパワー（ソース）

バイアスパワー

高バイアス＝高指向性（異方性UP・選択比DOWN）

チャンバ圧力

mTorr

低圧でイオンの平均自由行程が伸び異方性向上

ガス流量

sccm

エッチ時間

計算結果

—

エッチ速度 (nm/min)

—

選択比 (vs PR)

—

異方性度 (%)

—

エッチ深さ (nm)

—

マスク消費 (nm)

—

アスペクト比 (—)

—

エッチ断面アニメーション

紫の領域がプラズマ、黄色がマスク（PR）、青がエッチ対象の薄膜、シアンの矢印がイオン入射。下に向かう垂直成分とごく僅かな横成分が異方性度を決めます。

ガス×膜 — 選択比マトリクス（vs PR）

異方性度 vs チャンバ圧力

理論・主要公式

$$\text{Selectivity} = \frac{ER_{\text{target}}}{ER_{\text{mask}}},\qquad A = 1 - \frac{ER_{\text{lat}}}{ER_{\text{vert}}}$$

ER：エッチ速度（nm/min）、A：異方性度（1 が完全垂直、0 が等方性）。低圧力・高バイアスで A が向上。

$$ER_{\text{actual}} = ER_{\text{base}}\cdot\sqrt{\tfrac{P_{src}}{1000}}\cdot\bigl(0.8 + 0.3\,\tfrac{P_{bias}}{100}\bigr)$$

プラズマパワー P_src（W）の平方根則と、バイアス P_bias（W）の線形補正を合成した経験式。

$$d = ER_{\text{actual}}\cdot t/60,\qquad AR = d/W_{\text{feature}}$$

エッチ深さ d（nm、t：秒）、アスペクト比 AR（フィーチャ幅 W=200 nm を仮定）。Bosch DRIE では AR > 30 が目標。

プラズマエッチング選択比とアンダーカット — 異方性エッチング設計

🙋

「プラズマエッチング」って、半導体工場でやってる謎の工程ですよね。フッ素とか塩素のガスをチャンバに入れて、ウェハの膜を彫るって聞いたんですが、何でガスで金属とかシリコンが削れるんですか？

🎓

いいところを突いてきたね。ふつうのウェットエッチ（HF水溶液とか）は化学反応だけで膜を溶かすけど、プラズマエッチング、特に RIE（Reactive Ion Etching）はもう一段賢いんだ。チャンバ内で RF をかけてガスを電離させると、フッ素ラジカル（F*）と陽イオン（CF₃⁺）が一気にできる。ラジカルは表面で化学反応して SiO₂ + 4F → SiF₄↑ みたいに揮発性ガスを作って膜を消す。同時に陽イオンが下方向に加速されて表面を物理的に叩き、表面の反応生成物を吹き飛ばすんだ。化学（反応）＋物理（叩き）の合わせ技、これがドライエッチの本質だよ。

🙋

なるほど、ラジカルとイオンの分業なんですね。左のスライダーで CF₄+O₂ から Cl₂+BCl₃ に変えると、SiO₂ の選択比が一気に下がるんですが、これはなぜですか？

🎓

そう、これが「選択比のガス選び」だね。Cl は Si や Al とは反応性が高いけど、SiO₂ の O-Si 結合は強くて Cl だと割りにくい。だから Cl₂ プラズマで SiO₂ を彫ろうとすると 30 nm/min くらいしか進まない一方、Al なら 600 nm/min も削れる。これを使うと「下地の SiO₂ を彫らずに Al 配線だけを切る」ことができるわけ。逆に SiO₂ を彫りたいときは CF₄+O₂ でフッ素ラジカル主体にする。「目的の膜と化学反応しやすいガスを選び、下地と反応しにくいガスを選ぶ」のがレシピ設計の鉄則だよ。

🙋

異方性度のグラフ、圧力を上げるとガクッと落ちますね。垂直に彫りたいのに、なんで圧力で変わるんですか？

🎓

圧力が低いとイオンの平均自由行程が長くなって、シース（プラズマと基板の境界）で加速されたイオンが、衝突せずまっすぐ下向きに飛んでくる。だから物理スパッタが「真下にだけ」強く効いて、側壁はラジカルが化学反応で攻めても弱い反応しか起きず、ほぼ垂直の壁が立つんだ。圧力を上げると、イオンが衝突で散乱されて入射角がバラつく。すると側壁にもイオン衝撃が当たり、横方向にも彫れて「アンダーカット」が出てくる。集積回路の 5 nm ノードでは A は 0.95 以上が要求されるから、圧力は 5〜20 mTorr の低圧、バイアスは数百 W が普通だね。

🙋

DRIE Bosch を選ぶと、なんか急に挙動が違いますね。これって普通の RIE と何が違うんですか？

🎓

Bosch は MEMS や TSV（Through-Silicon Via）用の「深穴専門」プロセスで、SF₆（エッチ）と C₄F₈（保護膜形成）を 2〜5 秒ごとに交互に切り替える。SF₆ サイクルでは Si を等方性エッチで少しだけ彫り、次の C₄F₈ サイクルで側壁にテフロン状の保護膜（CF_x ポリマー）を堆積させる。次の SF₆ で底のポリマーはイオン衝撃で破れて Si がまた彫れるけど、側壁の膜は残るから横にはほぼ広がらない。これを 100〜1000 サイクル繰り返すと、アスペクト比 30〜100 の垂直深穴が掘れる。側壁にμm周期の「スキャロップ（波打ち）」が残るのが Bosch の指紋だよ。慣性センサーの櫛歯やインクジェットノズルは Bosch なしでは作れない。

🙋

最近よく聞く「ALE（Atomic Layer Etching）」も RIE の一種なんですか？

🎓

ALE は RIE の発展形で、化学吸着と物理除去を「時間的に分離」したのが肝なんだ。まず Cl₂ などを 1 分子層だけ表面に吸着させ（自己停止）、その後低エネルギーの Ar⁺ で弱く叩いて吸着層だけを飛ばす。1 サイクルで 0.1〜0.3 nm しか進まないけど、サイクル数で深さが完全に決まるから、ウェハ全面 300 mm にわたって ±0.1 nm の均一性が出せる。EUV ノード（3〜5 nm）の GAA トランジスタや、先端 DRAM のリセスエッチ、3D-NAND のチャネル形成では ALE 必須。Lam Research の Kiyo、Applied Materials の Sym3、TEL の Tactras Vigus といった最先端装置は ALE モードを搭載しているよ。

よくある質問

選択比 (Selectivity) は「被エッチ膜のエッチ速度」を「マスク膜（または下地膜）のエッチ速度」で割った無次元量です。例えば SiO₂ を CF₄+O₂ プラズマでエッチしてフォトレジストをマスクに使うと、SiO₂ が 200 nm/min、レジストが 100 nm/min なら選択比は 2.0 です。選択比が 1 を下回るとマスクのほうが速く消耗し、被エッチ膜を彫る前にマスクが消えてパターンが崩れます。深いトレンチや厚膜エッチでは 5〜20 以上、Bosch DRIE のような特殊プロセスでは 100 以上の選択比が必要になります。

異方性度 A = 1 − (横方向エッチ速度 / 縦方向エッチ速度) で、A=1 が完全垂直（理想的なドライエッチ）、A=0 が等方性（ウェットエッチ相当）です。サブミクロンの集積回路では、隣接配線が触れないように側壁を垂直に立てる必要があり、A は 0.9 以上が要求されます。横方向エッチ（アンダーカット）が大きいと線幅が痩せ、最終的なデバイス特性（オン抵抗、しきい値電圧）が設計値からずれます。低圧力（< 20 mTorr）と高バイアス（イオン衝撃の指向性強化）で異方性は向上しますが、選択比は犠牲になるトレードオフがあります。

Bosch プロセスは Deep Reactive Ion Etching (DRIE) の代表手法で、SF₆ プラズマによる Si のエッチング（数秒）と C₄F₈ プラズマによる側壁の保護膜形成（数秒）を高速で交互に繰り返します。各サイクルで縦方向だけ僅かに彫り進み、側壁にはテフロン状の保護膜が残るため、アスペクト比 30〜100 以上の深いトレンチを垂直に加工できます。MEMS の貫通シリコンビア（TSV）や慣性センサーの櫛歯構造は Bosch なしでは作れません。側壁の周期的な「スキャロップ」が μm スケールで残るのが特徴で、必要に応じて O₂ プラズマや希 HF で平滑化します。

ALE は表面の 1 原子層だけを順に取り去る手法で、表面の化学的活性化（例: Cl₂ 吸着）と弱いイオンビーム除去（低エネルギー Ar⁺）を 1 サイクル単位で繰り返します。1 サイクルで 0.1〜0.3 nm しか進まないため遅いものの、層数で深さが決まるため極めて均一で、選択比・異方性も非常に高くなります。EUV ノード（5 nm 以下）の論理デバイス、最先端 DRAM/3D-NAND のリセス工程、GAA トランジスタのチャネルリリースなどで採用が広がっています。通常 RIE が秒オーダーでサブミクロン彫るのに対し、ALE は分オーダーで数 nm 制御する、まさに「原子層の彫刻刀」です。

実世界での応用

ロジック・メモリ半導体の前工程：5 nm／3 nm の最先端ロジック（TSMC N5/N3、Samsung 3GAE、Intel 18A）では、ゲート形成・コンタクトホール開口・メタル配線パターニングのほぼ全てが RIE+ALE で行われます。SiO₂ のコンタクトホールには CF₄/CHF₃ 系、Si フィンには HBr/Cl₂、Cu ダマシンの低誘電率膜には C₄F₈ といったレシピが使い分けられ、1 ウェハあたり 30〜50 工程のエッチング処理が行われます。

3D-NAND と DRAM：176 層・232 層の 3D-NAND では、上から下まで貫通する高アスペクト比チャネルホール（直径 100 nm、深さ 10 μm、AR > 100）を一発で彫り抜く必要があり、F系ガス＋深紫外パルス＋ハードマスクで世界最難の HARC（High Aspect Ratio Contact）エッチが行われます。Lam Research の Sense.i プラットフォームはこの工程を独占しており、Bosch ライクなマルチステップで側壁テーパー角を ±0.5° 以内に制御します。

MEMS と TSV（先端実装）：慣性センサー（IMU）の櫛歯、インクジェットノズル、HBM 高帯域メモリの貫通シリコンビアは、Bosch DRIE による直径 5〜50 μm、深さ 100〜500 μm の深穴加工が支えています。スキャロップ周期（200〜500 nm）と側壁角度（89.5° ± 0.5°）が品質指標で、SPTS（KLA）、Plasma-Therm、TEL の専用 ICP-RIE 装置が使われます。

化合物半導体・パワーデバイス：GaN（パワー HEMT）や SiC（EV インバータ）のメサ形成・ゲートリセスでは、Cl₂/BCl₃ 系で SiC を 100〜500 nm/min、GaN を 50〜200 nm/min エッチします。SiC は化学的に極めて不活性なため、選択比 5 以上を出すには物理スパッタ寄与を高める必要があり、バイアス 200〜500 W の高バイアス条件で運用します。Lam Versys Metal や AMAT Producer Etch がこの領域の主力装置です。

よくある誤解と注意点

まず最大の落とし穴が、「エッチ速度はパワーに比例する」という誤解です。ソースパワーを 2 倍にすると確かにラジカル密度は増えますが、シース電圧が下がるとイオン衝撃が弱まり、結局エッチ速度はパワー比の √ 程度しか上がりません。さらに、エッチ速度を上げるためにバイアスを増やすと、マスク（フォトレジスト）も同じくらい速く消耗するため、選択比は下がります。本シミュレーターでもパワーは平方根則で増え、バイアスは線形に効く設計にしているのはこのためです。「パワー上げれば速くなる」と単純に考えると、深いトレンチでマスクが先に消えてレジストランスファーに失敗します。

次に、「異方性度は高ければ高いほど良い」という思い込み。確かに集積回路では A > 0.9 が必須ですが、低圧・高バイアスで A を無理に追うと、(1) マスク選択比が大幅低下、(2) 基板への過大なイオンエネルギー注入でプラズマダメージ（界面欠陥、Vth シフト）、(3) チャージング誘起の側壁傾斜（アンダーカットの逆＝V字溝）といった副作用が出ます。実プロセスでは A を 0.92〜0.95 に「ほどほど」に抑え、その代わりレシピのマルチステップ化（メイン→オーバーエッチ→ソフトランディング）で歩留まりを確保します。本ツールの A は理想式で、実機の SEM 断面と必ず照合してください。

最後に、「エッチ深さ＝ER × 時間で正確に予測できる」という単純化。実際には (1) パターン密度が高い領域ではガスが消費されてラジカル不足になり、開口率の小さい孤立パターンより速度が遅い「ローディング効果」、(2) 深く彫るほどイオンの底到達確率が下がる「ARDE（Aspect Ratio Dependent Etching）」、(3) ウェハ温度上昇によるレジスト変形、などの非線形効果が重なります。Bosch DRIE で深穴を彫ると、ウェハ中心と外周で 5〜10% の深さ差が出るのは普通で、量産では膜厚モニタとエッチ時間 ±5% の補正で対処します。本シミュレーターはあくまで初期レシピのオーダー見積もり用と割り切ってください。

プラズマエッチング選択比とアンダーカット — 異方性エッチング設計

よくある質問

実世界での応用

よくある誤解と注意点

使い方ガイド

具体的な計算例

実務での注意点