🙋
「PLL」って無線とかCPUの説明でよく見る言葉ですけど、結局なにをしている回路なんですか？
🎓
ざっくり言うと「きれいな基準周波数のコピーを、好きな倍率に拡大する装置」だね。中身は4つの部品でできていて、位相検出器・ループフィルタ・VCO（電圧制御発振器）が輪っかにつながり、出力から位相検出器へ戻る帰還経路に÷N分周器が入っている。位相検出器が「基準」と「分周後の出力」を見比べて、ズレがあればVCOの電圧を調整する。最終的に分周後の出力が基準とぴったり同じになると、VCO本体は基準の N 倍で発振しているわけだ。
🙋
なるほど、だから出力が基準の N 倍になるんですね。左で分周比 N を動かすと、出力周波数 f_out がそのまま N 倍で増えていきます。
🎓
そう、f_out = N·f_ref。これがPLLが「周波数シンセサイザ」と呼ばれる理由だよ。例えば基準を1MHzにして N を100、101、102…と1ずつ変えれば、100MHz、101MHz、102MHz…と1MHz刻みで出力を作れる。ラジオやスマホの選局は、まさにこの N を切り替えてチャンネルを選んでいるんだ。水晶振動子1個ぶんの精度を、何百倍もの周波数にコピーして配れるのが強みだね。
🙋
N を切り替えたとき、出力はパッと一瞬で目的の周波数になるんですか？
🎓
いや、そこが面白いところで、ロックには時間がかかる。N を変えた瞬間、出力は新しい目標へ向かって動き出すけど、行き過ぎたり戻ったりしながら落ち着く。この落ち着くまでの時間が「ロック時間（整定時間）」だ。下の過渡応答グラフを見てほしい。減衰比 ζ を小さくすると速く目標に近づくけど、大きく行き過ぎてリンギング（振動）する。ζ を大きくすると滑らかだけどゆっくりだ。標準は ζ≈0.707 で、行き過ぎ約4%、位相余裕約65°という、速さと安定性のバランスが取れた点なんだ。
🙋
速くしたいならループ帯域幅を広げればいい、ってことですか？それなら全部広くすればよさそうですけど…。
🎓
そこがトレードオフなんだ。ループ帯域幅を広げるとロックは速くなるし、VCO自身の位相雑音もループが強く抑え込んでくれる。でも代わりに、基準周波数に乗ったスプリアスや分周器のジッタが、ループを素通りして出力に漏れやすくなる。逆に帯域を狭くすると、出力はきれいになるけどロックは遅い。実務では「どれだけ速くチャンネルを切り替えたいか」と「出力の雑音をどこまできれいにしたいか」の綱引きで帯域を決める。目安として基準周波数の1/10以下に設定することが多いよ。
🙋
位相余裕っていう数字も出てますけど、これは何を見ているんですか？
🎓
位相余裕はループの「安定性の体力」だと思えばいい。フィードバックループは位相が−180°回って利得が1を超えると発振してしまう。位相余裕は、利得が1になる周波数で−180°までどれだけ余裕があるかを表す角度だ。2次型PLLでは減衰比 ζ から一意に決まって、ζ=0.707で約65°、ζ=1で約76°。45°を切ると過渡応答が振動的で危なっかしく、60°前後あれば余裕のある安定設計だ。ζ を動かすと位相余裕とオーバーシュートが連動して変わるのが見えるはずだよ。
PLLの出力周波数はどう決まりますか？
PLLは帰還経路に分周器（÷N）を入れることで、出力周波数を基準周波数の整数倍 f_out = N·f_ref に固定します。位相比較器は基準と「分周後の出力」を比べ、両者が一致するようVCO（電圧制御発振器）を制御します。ロックすると分周後の出力が基準と同じ周波数になるため、VCO本体は N·f_ref で発振します。例えば基準1MHz・N=100なら出力は100MHzです。N を1ずつ変えることで f_ref 刻みの周波数を合成でき、これが無線機の選局やCPUクロック生成の心臓部です。
減衰比 ζ はどう選べばよいですか？
減衰比 ζ はロックの速さとオーバーシュート（行き過ぎ・リンギング）のトレードオフを決めるパラメータです。ζ が小さいと速くロックしますが大きく行き過ぎて振動的になり、ζ が大きいと滑らかですがロックが遅くなります。標準的な妥協点は ζ ≈ 0.707（バターワース応答）で、オーバーシュートは約4%、位相余裕は約65°です。ζ<0.4 ではリンギングが大きく不安定気味、ζ>1.2 では過減衰で応答が遅すぎます。多くの実機は ζ=0.7〜1.0 の範囲に設計します。
ループ帯域幅を広げると何が良くなり、何が悪くなりますか？
ループ帯域幅を広げるとロック（整定）が速くなり、VCO自身の位相雑音もループが強く抑え込みます。一方で、基準周波数に混じったスプリアスや雑音、分周器のジッタはループを素通りして出力に現れやすくなります。逆に帯域を狭くするとロックは遅くなりますが、基準スプリアスやノイズの抑圧が良くなります。実務では『ロック時間の要求』と『出力の位相雑音・スプリアス要求』の綱引きで帯域を決め、目安として基準周波数の1/10以下に設定します。
位相余裕とは何で、なぜ重要なのですか？
位相余裕（フェーズマージン）は、開ループ伝達関数の利得が1（0dB）になる周波数での位相が −180° までどれだけ余裕があるかを表す安定性の指標です。位相余裕が小さいとループが発振しやすく、過渡応答が振動的になります。2次型PLLでは減衰比 ζ から位相余裕が一意に決まり、ζ=0.707 で約65°、ζ=1 で約76° です。一般に45°以上、できれば60°前後を確保するのが安定設計の目安です。本ツールは ζ から位相余裕を計算して表示します。
無線通信・チューナー： ラジオ・テレビ・スマートフォン・Wi-Fiルータの選局はすべてPLLが担います。1個の水晶発振器を基準にして、分周比 N を切り替えるだけで受信したいチャンネルの周波数を合成します。チャンネルを素早く切り替えたい用途ではロック時間が短いこと（ループ帯域が広いこと）が重要になり、一方で受信感度を保つには出力スプリアスを抑える必要があるため、帯域幅は慎重に設計されます。
CPU・FPGAのクロック生成： マザーボード上の数十MHzの水晶振動子から、CPUコアが動作するGHz級のクロックを作り出すのもPLLです。チップ内部には複数のPLLが組み込まれ、各回路ブロックに必要な周波数を供給します。ジッタ（クロックの揺らぎ）が大きいと演算が誤動作するため、低位相雑音のループ設計が品質を左右します。
クロックデータリカバリ（CDR）： 高速シリアル通信（USB・PCI Express・SerDes）の受信側では、データ信号そのものからクロックを抜き出すためにPLLが使われます。送られてきたビット列の遷移に位相をロックさせ、正しいタイミングでデータを判定します。ジッタ追従性と雑音抑圧のバランスがリンク品質を決めます。
計測器・FM復調・モーター制御： シグナルジェネレータやスペクトラムアナライザの周波数源、FM放送の復調器、ブラシレスモーターの回転同期など、「ある信号に位相を合わせる」あらゆる場面でPLLが活躍します。本ツールのような2次型ループの解析は、これらの設計で最初に行うロック時間と安定性の見積もりに直結します。
まず多いのが、「ループ帯域幅を広げれば広げるほど良い」 という誤解です。確かに帯域を広げるとロックは速くなり、VCOの位相雑音も抑えられます。しかし基準周波数に乗ったスプリアスや分周器のジッタは、帯域内ではループを素通りして出力に現れます。さらにループ帯域が基準周波数に近づきすぎると、サンプリング的な離散効果でループ自体が不安定になります。経験則としてループ帯域は基準周波数の1/10以下に抑え、ロック時間と出力雑音の両方を満たす最適点を探すのが正しい設計です。
次に、「ロック時間は減衰比 ζ だけで決まる」 という思い込み。本ツールの t_lock ≈ 4/(ζ·ωn) を見ると分かるように、ロック時間は ζ と自然周波数 ωn の積に反比例します。ζ を 0.707 付近に固定したまま速くしたいなら、ωn を上げる（＝ループ帯域幅を広げる）必要があります。また実際のロック時間は、周波数引き込み（周波数が大きく外れた状態から捕捉する過程）の影響も受け、線形の2次モデルが予測する整定時間より長くなることがあります。本ツールの値は線形領域での目安と理解してください。
最後に、「分周比 N を上げてもループ特性は変わらない」 という誤解。分周器は帰還経路の利得を 1/N に下げるため、N を大きくすると実効的なループゲインが下がり、自然周波数 ωn やループ帯域が変化します。実機ではこの N 依存を補償するためにチャージポンプ電流やループフィルタ定数を調整します。本ツールはループ帯域幅を直接入力する簡略モデルのため N とループ動特性を独立に扱っていますが、実際の設計では「N が変わると帯域も変わる」点を必ず考慮してください。