功率电子开关EMI分析 — dV/dt引起的传导·辐射噪声的CAE预测与对策
功率电子开关EMI的理论基础
为什么开关会产生EMI
老师，逆变器开关为什么会产生EMI？只是把直流变成交流而已，怎么会有那么多噪声？
好问题。关键是"电压变化的速度"。比如最近的SiC MOSFET，在50ns以下就完成开关。这时的dV/dt可达10kV/μs。
10kV/μs具体有什么影响？
急陡的电压变化在时间轴上"几乎是矩形波"，但经过傅里叶变换，开关频率的整数倍高次谐波会扩展到MHz波段。例如上升时间 $t_r = 20$ ns，则折点频率 $f_2 = 1/(\pi t_r) \approx 16$ MHz。这个频率以上还有成分存在。
也就是说高频成分通过"非故意的天线"辐射出去，对吧？
完全正确。PCB配线或电缆线束，当长度相对于波长变得不可忽略时，就能作为有效天线发挥作用。比如100MHz时波长为3m。电缆长 $\lambda/4 = 75$ cm就会共振。这就是**辐射EMI**。沿电源线传播影响其他设备的是**传导EMI**，150kHz～30MHz的频段是CISPR规范的对象。
dV/dt与频谱包络
开关波形的频谱到底是什么样的？想看公式。
台形波的傅里叶级数展开可以得到频谱的包络。设开关频率 $f_{sw}$、占空比 $D$、上升时间 $t_r$，则：
$$ |V_n| = \frac{2V_{pk} D}{\pi n} \cdot \left|\text{sinc}(\pi n D)\right| \cdot \left|\text{sinc}(\pi n f_{sw} t_r)\right| $$
这个频谱有两个折点：
- 第一折点 $f_1 = 1/(\pi D T_{sw})$：从这里开始以 -20dB/dec 衰减
- 第二折点 $f_2 = 1/(\pi t_r)$：从这里开始以 -40dB/dec 急速衰减
例如 $f_{sw} = 100$ kHz、$D = 0.5$、$t_r = 20$ ns时，$f_1 \approx 64$ kHz、$f_2 \approx 16$ MHz。也就是说到16MHz为止只能以-20dB/dec衰减。用SiC把$t_r$缩到10ns时，$f_2$会升到32MHz，高频噪声进一步增加。
也就是开关越快EMI越坏？但开关损耗会减少啊…
正好这就是功率电子设计的两难困境。**开关损耗 $P_{sw} \propto t_r$**（快的话少）和**EMI $\propto 1/t_r$**（快的话多）成反比关系。栅极电阻故意减缓dV/dt的"压摆率控制"，以及零电压开关/零电流开关（ZVS/ZCS）等软开关电路在实务中多用的原因就在这儿。
共模（CM）/差模（DM）噪声
EMI对策中经常听到"共模""差模"，但一直没搞清。
用水管比喻就容易理解。**差模（DM）噪声**是供电管和回流管中"反向"流动的噪声电流。开关电流纹波是主要原因，表现为电源线2线间的差分电压。
**共模（CM）噪声**是2线"同向"流动并通过地平面返回的分量。产生机制是MOSFET的dV/dt通过与散热器的寄生容量 $C_{parasitic}$ 产生共模电流 $I_{CM} = C_{parasitic} \cdot dV/dt$。
$$ I_{CM} = C_{parasitic} \cdot \frac{dV}{dt} $$
寄生容量越大CM噪声越大？
完全正确。例如SiC MOSFET模块与散热器的寄生容量 $C_{parasitic} = 50$ pF，$dV/dt = 10$ kV/μs时，$I_{CM} = 50 \times 10^{-12} \times 10 \times 10^{9} = 0.5$ A的共模电流瞬间流动。这电流通过30cm左右的电缆，100MHz波段会高效辐射。
对策也不同。DM噪声用X电容（线路滤波器）和DM扼流圈；CM噪声用Y电容（线路与地之间）和CM扼流圈。这儿搞错的话，"明明加了滤波器可噪声没减少"就变成典型的失败。
| 项目 | DM噪声 | CM噪声 |
|---|---|---|
| 电流方向 | 2线反向 | 2线同向（地返） |
| 主要来源 | 开关电流纹波 | dV/dt × 寄生容量 |
| 支配频段 | $f_{sw}$ ～数MHz | 数MHz～100MHz以上 |
| 滤波器 | X电容 + DM扼流圈 | Y电容 + CM扼流圈 |
| LISN检测 | $V_{DM} = (V_1 - V_2)/2$ | $V_{CM} = (V_1 + V_2)/2$ |
控制方程与麦克斯韦方程
EMI分析最后就是解麦克斯韦方程？
完全正确。EMI分析的根本是麦克斯韦方程。辐射EMI分析需要全部4个方程：
$$ \nabla \times \mathbf{E} = -\frac{\partial \mathbf{B}}{\partial t} \quad \text{（法拉第定律）} $$
$$ \nabla \times \mathbf{H} = \mathbf{J} + \frac{\partial \mathbf{D}}{\partial t} \quad \text{（安培-麦克斯韦定律）} $$
$$ \nabla \cdot \mathbf{D} = \rho_v \quad \text{（高斯定律）} $$
$$ \nabla \cdot \mathbf{B} = 0 \quad \text{（磁通守恒）} $$
但实际上，传导EMI（150kHz～30MHz）的分析多采用电路理论方法。通过LISN的阻抗 $Z_{LISN} = 50\,\Omega$ 用回路仿真（SPICE基础）计算噪声端子电压，然后变换到频率域。
这样说传导EMI和辐射EMI的分析方法完全不同？
正是这样。大致可以总结为：
- 传导EMI（150kHz～30MHz）：回路仿真（SPICE + 寄生元件模型）是主力。等效电路中连接LISN计算端子电压
- 辐射EMI（30MHz～1GHz+）：3D电磁场仿真（FDTD/FEM/MoM）必需。包括PCB布局和筐体形状的完整模型
- 两者边界（10～100MHz）：回路-电磁场联合仿真有效
Coffee Break 闲谈
电动汽车逆变器"CISPR 25不过关！"——现场发生了什么
电动汽车电机驱动逆变器必须通过CISPR 25 Class 5才能量产。开发后期的EMC测试失败需要PCB重新设计或增加滤波器，导致数月的进度延期和数千万日元的成本。某汽车Tier1供应商采用SiC MOSFET时，为了通过EMC把dV/dt从8kV/μs降到5kV/μs，但开关损耗增加了40%，不得不重新设计散热。"EMI从设计一开始就要考虑"的教训就是这样痛苦的经验中诞生的。
功率电子开关EMI的数值计算方法
时间域 vs 频率域分析
EMI分析是用时间域还是频率域？
视情况而定，大致是这样：
- 时间域分析：直接输入开关波形进行FFT得到频谱。非线性器件（MOSFET、二极管）的模型可直接使用。一次性得到宽带结果。但最小时间步长需小于最高频率的1/20，计算成本很高。
- 频率域分析：特定频率的响应计算效率高。适合滤波器插入损耗或S参数的计算。但不能处理非线性，需要线性化模型前提。
实务中多用哪个？
通常是"用SPICE基础的回路仿真计算开关波形，通过FFT得到频谱"这个流程。对于辐射EMI，得到的频谱作为激励源输入电磁场求解器计算远场。这种两阶段方法最实用。
FDTD·FEM·MoM的应用
3D电磁场求解器也有好几种吧？怎么选？
EMI分析中使用的主要3种方法比较一下：
| 方法 | 原理 | EMI分析的优势 | 弱点 |
|---|---|---|---|
| FDTD | 时空格点离散化，Yee算法 | 宽带过渡分析。PCB+筐体辐射EMI | 曲面近似粗糙。PML边界设置重要 |
| FEM | 变分法场近似，边元素 | 复杂形状。频率域S参数 | 宽带需频率扫描。计算成本大 |
| MoM | 积分方程离散化 | 电缆、天线、开放区域 | 体积问题（介质内部）不擅长。密矩阵 |
EMI分析实际用得最多的是哪个？
像"PCB + 电缆 + 筐体"这样的完整模型，FDTD是主力。CST Studio Suite的Time Domain Solver是代表。另一方面，连接器或滤波器单体的S参数提取用FEM基础的Ansys HFSS最强。电缆线束辐射用MoM最有效。最近混合方法（FEM-MoM或FDTD-MoM联合）也增加了。
电路-电磁场联合仿真
回路仿真和电磁场仿真合到一起的"联合分析"怎么做？
电路-电磁场联合（co-simulation）是EMI分析最实用最强大的方法。两种方式：
- 弱联合（松耦合）：回路仿真计算开关波形 → 作为端口激励源输入电磁场求解器。单向计算，不考虑相互作用。
- 强联合（紧耦合）：回路和电磁场求解器每时间步都交换数据。PCB图样的寄生成分对开关波形的影响也实时反映。Ansys Electronics Desktop的"Transient EM-Circuit co-simulation"是代表例。
强联合更精确吧？为什么还有人用弱联合？
强联合计算成本是天壤之别。比如100kHz开关、100周期要计算，电磁场时间步是0.5ns的话需要200万步。每步解3D电磁场，一个case要数天。弱联合的话回路端和电磁场端可分开优化，初期的参数研究用弱联合更现实。
网格策略与表皮深度
EMI分析的网格有什么要注意的？与结构分析不同吧？
EMI分析网格有独特的规则。最重要的是**表皮深度（skin depth）**的考虑：
$$ \delta = \sqrt{\frac{2}{\omega \mu \sigma}} = \sqrt{\frac{1}{\pi f \mu_0 \mu_r \sigma}} $$
例如铜（$\sigma = 5.8 \times 10^7$ S/m）在100MHz时，$\delta \approx 6.6\,\mu$m。电流在导体表面集中于这个厚度范围，网格在表皮深度内至少需要3～4层。EMI分析需遵守：
- 导体表面：表皮深度 $\delta$ 的1/3以下的单元厚度
- 空间：最高分析频率的波长 $\lambda$ 的1/10以下（FDTD推荐$\lambda/20$）
- PCB通孔周边：通孔直径的1/4以下的局部网格
- 薄的介质层：FR-4厚度方向至少2～3层
结构分析是"应力集中部细化"，但EMI是"导体表面和波长"重点，确实不同。
功率电子开关EMI的实务应用
EMI分析流程
老师，真正做EMI分析时的步骤教我。从哪里开始？
EMI分析按以下5步进行：
- 噪声源确定：从SPICE或数据手册获取开关设备的dV/dt、di/dt。用器件制造商的SPICE模型（Level 3以上）
- 传播路径建模：PCB布局（从Gerber数据生成3D模型）、电缆线束、筐体的CAD模型准备
- 寄生元件提取：PCB迹线的电感 $L_{trace}$、焊盘容量 $C_{pad}$、通孔阻抗用电磁场分析提取
- 回路-电磁场联合分析实行：把LISN（$50\,\Omega / 50\,\mu$H）连接到开关回路，计算传导EMI端子电压。辐射EMI用3D模型计算远场
- 与规范限值对比：把CISPR 25（车载）、CISPR 32（信息技术设备）等限值线重叠，确认余量
LISN是什么？经常出现但一直没搞明白。
LISN（Line Impedance Stabilization Network）是把电源线阻抗标准化为规定值（通常$50\,\Omega / 50\,\mu$H）的计测用网络。仿真中也要在回路模型里加LISN，不然实测对不上。CISPR 16-1-2规定的电路可以直接用。
EMI滤波器设计与插入损耗
EMI滤波器怎么设计？从哪里开始？
首先求出滤波器的**必要插入损耗**（IL: Insertion Loss）。这是无滤波器EMI频谱与限值线的差值加上余量（通常6～10dB）：
$$ IL_{required}(f) = V_{noise}(f) - V_{limit}(f) + \text{Margin}\,[\text{dB}] $$
接着选择滤波器拓扑。最基本的是L-C型，截止频率 $f_c$ 为：
$$ f_c = \frac{1}{2\pi\sqrt{LC}} $$
在 $f_c$ 以上的频段，2阶LC滤波器可显示**-40dB/dec**的衰减特性。比如必要IL是60dB，衰减-40dB/dec的话，$f_c$ 要比噪声峰值频率低约1.5个数量级（约30倍）。
理论上是这样，但实际的滤波器效果达不到吧？
眼尖！实际滤波器部件有寄生成分。电容的ESL（等效串联电感）有几nH，自共振频率（SRF）以上电容就变成电感。10μF的陶瓷电容也只有1～5MHz左右的SRF。也就说**5MHz以上滤波器就失效了**。对策是：
- 并联小容量电容（100pF～1nF）用于高频
- 铁氧体磁珠覆盖100MHz波段
- 用EMC用馈通电容（ESL极小）
这些寄生元件不纳入仿真的话实测完全对不上。
| 滤波器类型 | 对象噪声 | 典型衰减特性 | 实装注意事项 |
|---|---|---|---|
| π型LC滤波器（DM） | DM 150kHz～30MHz | -60dB/dec | 输入输出电容选低ESL品 |
| CM扼流圈 + Y-cap | CM 1MHz～100MHz | -40～-60dB/dec | 扼流圈饱和电流和阻抗特性确认 |
| 铁氧体磁珠 | CM/DM 30MHz～1GHz | 部件依赖 | DC偏置特性（电流会降低阻抗）注意 |
| 屏蔽电缆 | 辐射 30MHz～ | 屏蔽效果 40～80dB | 接地方式（馅饼 vs 360度）重要 |
PCB布局优化
滤波器以外，PCB本身的布局对EMI也有影响吧？
其实布局影响更大。EMI的大原则是"**最小化环路面积**"。根据法拉第定律，环路围住的面积 $A$ 越大，耦合进去的磁通越多，辐射也越大：
$$ V_{induced} = -\frac{d\Phi}{dt} = -\mu_0 H \cdot A \cdot \cos\theta \cdot \omega $$
具体的布局指导原则：
- 开关环路：MOSFET的漏极 → DC母线电容 → 源极的环路最小化。理想10mm²以下
- 地平面：内层用实心地，回流电流路径阻抗最小化
- 栅极驱动：栅极-源极间的环路也是EMI源。用绞对或同轴引出
- 部件配置：EMI滤波器紧靠连接器，滤波器入出端物理分离防止耦合
布局的好坏能用仿真检证吗？
可以。Ansys SIwave或Cadence Sigrity PowerSI能直接读入Gerber数据，进行PCB寄生提取和电流分布可视化。"哪个环路有多大的高频电流"能用彩色地图看清，问题部位一目了然。这是EMI分析最实用的用法。
CISPR 25 / CISPR 32符合性
CISPR 25 Class 5有多严格？具体数值知道吗？
CISPR 25是车载电子设备的EMI规范，Class 1（最宽松）～Class 5（最严）。Class 5的传导发射限值例子：
| 频率范围 | Class 5 限值（峰值） | Class 5 限值（准峰值） |
|---|---|---|
| 150kHz ～ 300kHz | 40 dBμV | 30 dBμV |
| 300kHz ～ 30MHz | 34 dBμV | 24 dBμV |
| 30MHz ～ 54MHz（辐射） | 14 dBμV/m @ 1m | — |
| 76MHz ～ 108MHz（FM波段） | 6 dBμV/m @ 1m | — |
FM广播波段（76～108MHz）仅6dBμV/m @ 1m的限值，事实上是"几乎什么都不能辐射"级别。SiC逆变器通过这个关卡需要：
- 开关环路面积最小化（前述）
- 多段EMI滤波器（LCL-π型 + CM扼流圈）
- 屏蔽筐体+滤波连接器
- 栅极电阻限制dV/dt（约5～8kV/μs）
这些全部用电磁场仿真虚拟验证后才进入试制，这就是现代EMC开发流程。
Coffee Break 闲谈
EMI滤波器"接地"问题——接地不好会反而增加噪声
明明加了EMI滤波器噪声没减少，反而增加了——这种经历不少。原因之一是接地线的阻抗。Y电容接到机壳地，但接地线太长或太细的话，电容的ESL和共振产生噪声放大。实务原则是"滤波器紧靠机壳"、"接地用宽图样最短距离"。仿真里如果不包含接地线电感的完整模型，这种共振查不出来。
功率电子开关EMI的软件比较
EMI分析工具比较
EMI分析用的商用工具，最后用哪个最好？
EMI分析通常组合使用"回路仿真器"、"3D电磁场求解器"、"PCB寄生提取工具"这3种。主要选项比较：
| 工具 | 开发商 | 主要方法 | EMI分析的优势 |
|---|---|---|---|
| CST Studio Suite | Dassault Systemes | FDTD / FEM / MoM | 时间域广带EMI分析。车载EMC事实标准 |
| Ansys HFSS | Ansys Inc. | FEM（频率域） | S参数、滤波器设计。Electronics Desktop联动 |
| Ansys SIwave | Ansys Inc. | 混合FEM-MoM | PCB全层寄生提取。功率完整性 |
| Keysight ADS | Keysight | 回路 + EM联合 | RF/微波频段滤波器设计 |
| Cadence Sigrity | Cadence | FEM / FDTD | PCB寄生提取和PI/SI分析。OrCAD连动 |
| COMSOL Multiphysics | COMSOL AB | FEM | 多物理场。热-电磁联合 |
| Altium EMC Advisor | Altium | 规则基础 | PCB设计阶段实时EMC检查 |
免费工具有吗？学生的予算…
有几个：
- openEMS：开源FDTD求解器。MATLAB或Octave操作。基础EMC分析可行
- FEMM：2D FEM基础电磁场求解器。低频EMI基础研究用
- LTspice：Analog Devices免费提供的SPICE。传导EMI回路仿真最佳
- KiCad + openEMS联动：PCB布局到FDTD模型生成的插件
学术用途的话Ansys、CST、COMSOL都提供学生证。大学经由申请最好。
工具选择指南
结局怎么选？判断标准教我。
EMI分析工具选定的重点是3个：
- 对象频率范围：仅传导EMI（150kHz～30MHz）的话SPICE+寄生提取够。辐射EMI（30MHz～GHz）까지必须用3D求解器
- 既有设计流程的融合：使用中的EDA（Altium、Cadence、Mentor）的数据连接顺畅否。Gerber数据读取、网表同期、结果反标注
- 回路-电磁场联合成熟度：SPICE模型联合的容易程度。Ansys Electronics Desktop的回路-HFSS-SIwave-Icepak统合环境强。CST Studio Design也能进行回路-3D FDTD的强联合
功率电子开关EMI的先进研究
宽禁带器件与EMI课题
SiC、GaN等新一代功率器件普及的话，EMI问题会更严重吧？
毫无疑问更严重。看看WBG（宽禁带）器件的特点：
| 特性 | Si IGBT | SiC MOSFET | GaN HEMT |
|---|---|---|---|
| 开关速度 | 200～500ns | 20～100ns | 5～20ns |
| 典型dV/dt | 1～3kV/μs | 5～15kV/μs | 50～100kV/μs |
| 频谱第2折点 $f_2$ | 0.6～1.6MHz | 3～16MHz | 16～64MHz |
| EMI影响频段 | ～数MHz | ～数十MHz | ～数百MHz |
GaN HEMT的dV/dt有时达100kV/μs，$f_2$超64MHz。这意味着EMI直击FM广播波段（76～108MHz）。传统Si IGBT不成问题的频段，WBG器件时代成为最大课题。
那GaN用的话完全要重新思考EMI对策吧。
完全同意。具体对策：
- 主动栅极驱动：实时反馈控制dV/dt。EMI和损耗的折衷动态优化
- 模块内置滤波器：GaN模块内集成滤波，外部无高频噪声泄漏
- PCB一体型散热：基板埋入器件，与散热器寄生容量极小化
- EMI预测自动化设计：布局阶段自动预测EMI，问题部位实时反馈
机器学习的EMI预测
最近AI用来预测EMI吗？
学术研究里快速进展中。代表方法：
- 替代模型：用数百～数千个仿真结果训练神经网络，参数变更时毫秒预测EMI频谱。设计空间探索速度天翻地覆
- CNN（卷积神经网络）PCB布局评估：PCB图像输入预测辐射强度。直接用Gerber数据的研究也在进行
- 物理信息神经网络（PINN）：麦克斯韦方程纳入损失函数，保证预测遵守物理规律
- 贝叶斯最优化：滤波器LC值少次仿真下优化。EMC测试的pass/fail作为目的函数的实验计划法
但现阶段这些仍是完整仿真的"加速器"，尚不能完全替代FDTD/FEM。
功率电子开关EMI的故障对应
常见失败与对策
EMI分析的菜鸟容易犯什么错误？
常见失败top 5：
| 失败模式 | 原因 | 对策 |
|---|---|---|
| 仿真实测20dB以上偏差 | 寄生元件（ESL、引线电感、寄生容量）未建模 | 部件改用实测S参数基础的SPICE模型。PCB迹线L/C/R用电磁场提取 |
| 加滤波器噪声反增 | 接地线的电感与Y电容共振 | 滤波器入出地的完整模型。用阻抗分析器验证 |
| 特定频率辐射特出 | 电缆或PCB迹线共振（$\lambda/4$, $\lambda/2$） | 从共振频率反算配线长，考虑铁氧体磁珠配置或线长变更 |
| FDTD计算发散 | CFL条件违反（时间步过大）。或者材料参数错 | 检查网格与时间步的整合。$\Delta t < \Delta x / (c\sqrt{3})$ |
| 计算时间过长无法实用 | 全体用均匀细网格 | 非均匀网格、子网格。远场用NTFF（近场到远场变换）计算 |
仿真与实测的偏差
老师，仿真和实测对不上时，首先检查啥？
首先深呼吸，然后按这个顺序检查：
- LISN连接确认：仿真模型有LISN吗。未连LISN计算就"对不上"是新手常见错
- 寄生容量重审：特别是MOSFET器件端子间容量（$C_{oss}$, $C_{iss}$, $C_{rss}$）与散热器寄生容量。这是CM噪声的主因
- 电缆线束模型：实际线束长、捆扎方式、与机壳距离大幅影响辐射特性
- 试验环境再现：EMC暗室地平面、DUT设置高度（通常5cm）、天线距离（1m或3m）纳入模型
- 检波器的差异：仿真的FFT是峰值，但CISPR规范用准峰值（QP）检波。准峰值比峰值最多低13dB，需补正
第5个检波器的差异，看不出来的话容易出事啊。
反过来说。准峰值总是低于或等于峰值，所以峰值OK但准峰值NG的情况有。**低重复率的喷发型噪声**峰值和准峰值差最大。仿真的峰值裕度6dB确保最安全。
Coffee Break 闲谈
"仿真和实测的偏差"通常要3轮才消
EMI分析世界有个不成文的约定："第1次仿真总是外"。厂商Demo虽然结果漂亮，但用到自家产品就模型精度不足，大幅偏差。原因是配线的寄生成分、器件包装的内部键合线、筐体隙缝辐射等初期模型省略的要素。"仿真→实测→模型修正"循环3～4次才能信任仿真。完美求全不如"反复改进"的前提有计划地组织进度比现实。
这篇文章的评价
感谢您的回答！
有参考
价值
价值
想要更
详细
详细
报告
错误
错误