用TDR评估PCB信号完整性
理论：由反射读出阻抗
概述
高速信号板上，TDR测量和仿真得到的过孔阻抗对不上。是哪一个错了吗？
可能两者都对。TDR注入快速阶跃，按时间观察阻抗变化处的反射。长走线可以由反射幅度直接读出阻抗。但像过孔这样在阶跃上升期间就被越过的短不连续点，会因上升时间而模糊。也就是说，同一个过孔在上升时间不同的TDR上看起来阻抗不同。比较时，要让测量与计算的上升时间一致。
反射系数与分辨率
$\Gamma$ 为阻抗从 $Z_1$ 变为 $Z_2$ 处的反射系数，$\rho(t)$ 为TDR测得的反射比例，$t_r$ 为阶跃上升时间，$\varepsilon_{eff}$ 为有效相对介电常数。
短容性不连续点
并联寄生电容 $C$ 引起的反射深度与上升时间成反比。上升越快，同一过孔看起来下凹越深。
从电缆故障查找到电路板
利用反射查找传输线异常位置的思想，可追溯到电报和电话电缆的故障查找。第二次世界大战后雷达技术发展，出现了用快速脉冲按时间测量反射的仪器，20世纪60年代与取样示波器结合的TDR实用化。数字电路速度提高、电路板走线本身表现为传输线后，TDR成为电路板阻抗控制不可或缺的工具。如今通常用电磁场仿真计算同样的波形，与测量对照。
算例
例1：微带线
FR-4（相对介电常数4.3），介质厚0.2 mm，用忽略铜厚的简化公式求得：
| 走线宽度 | 特性阻抗 | 有效相对介电常数 | 传播速度 |
|---|---|---|---|
| 0.20 mm | 71.5 Ω | 3.11 | 1.70×10⁸ m/s |
| 0.35 mm | 53.5 Ω | 3.24 | 1.67×10⁸ m/s |
| 0.50 mm | 42.9 Ω | 3.34 | 1.64×10⁸ m/s |
宽0.35 mm走线中途变窄到0.2 mm时，反射系数0.145。分辨率约为上升时间35 ps时2.9 mm，100 ps时8.3 mm。
例2：0.3 pF过孔的表现
| 上升时间 | 反射最小值（公式） | 反射最小值（时域计算） | 表观阻抗 |
|---|---|---|---|
| 35 ps | −0.214 | −0.212 | 32.5 Ω |
| 100 ps | −0.075 | −0.075 | 43.0 Ω |
同一个过孔看起来既像32 Ω又像43 Ω。哪个是真的？
最好认为过孔没有“一个阻抗”。它太短，只具有0.3 pF寄生电容这一性质。TDR上看到的阻抗下凹由该电容与上升时间共同决定。重要的是实际信号的上升时间会产生多少反射。如果信号上升时间是100 ps，就不必因35 ps TDR上看到的32 Ω而慌张。比较仿真与测量时，给计算也加上同样上升时间的滤波。
评估步骤
- 由叠层结构（厚度、介电常数、铜厚）计算走线阻抗。
- 包括过孔、连接器、焊盘，用三维电磁场分析求S参数。
- 由S参数按实际信号上升时间计算TDR波形。
- 与样板TDR测量在相同上升时间下比较。
- 对反射大的地方也用眼图确认，调整走线形状或叠层。
“制造后全都高了5 Ω”
某按50 Ω设计制造的电路板，TDR测得所有走线都在55 Ω左右。调查发现蚀刻使走线比设计窄，截面还成了梯形；而且板材在高频下的相对介电常数比样本上1 MHz的值略低。代入实际宽度、梯形截面和相应频率的介电常数重新计算，与测量吻合良好。阻抗计算不能只用设计尺寸，还要用制造后的形状和材料数据。
常见错误
错误与对策
| 错误 | 后果 | 对策 |
|---|---|---|
| 上升时间不一致就比较 | 表观不吻合 | 按相同上升时间滤波 |
| 直接读短不连续点的值 | 高估或低估影响 | 按电容或电感评估 |
| 用设计尺寸计算 | 与制造后不符 | 实际截面形状 |
| 介电常数用1 MHz值 | 高频时偏差 | 按频率取值 |
| 忽略多次反射 | 误读后方不连续点 | 逐段分离分析 |
我想试试相关计算。