PCBの配線でインピーダンス制御が必要なのはなぜですか？

信号の立ち上がりが速くなると、配線は単なる導線ではなく、決まった特性インピーダンスを持つ伝送線路としてふるまいます。途中や端でインピーダンスが変わると信号の一部が反射し、波形が乱れて誤動作の原因になります。線幅、誘電体の厚さ、誘電率で特性インピーダンスが決まるので、それらを管理します。

50 Ωにするには線幅をどれくらいにしますか？

FR-4（比誘電率4.3）で、表面の線とその下のグラウンド面の間の誘電体が0.2 mmなら、ハマースタッド・イェンセンの式で線幅約0.39 mmになります。線幅0.2 mmでは72 Ω、0.5 mmでは43 Ωです。実効誘電率は3.27で、信号は1 mmあたり約6.0 ps（1インチあたり153 ps）で伝わります。

どれくらいの長さから反射を気にする必要がありますか？

信号の立ち上がり時間と配線の往復の遅延を比べます。往復の遅延が立ち上がり時間より短ければ、反射は波形の立ち上がりに埋もれます。この線路では、立ち上がり1 nsなら約83 mm、200 psなら17 mm、50 psなら4 mmが目安です。それより長い配線では終端が必要になります。

SI対応PCB設計 — スタックアップ・インピーダンス制御・配線トポロジーの電磁界シミュレーション

カテゴリ: 電磁界解析・シグナルインテグリティ | 2026-10-01 改稿

SI-aware PCB design simulation showing stackup cross-section with impedance-controlled differential pairs and return path current distribution

SI対応PCB設計：スタックアップ断面のインピーダンス制御と差動ペア配線の電磁界分布

理論：配線は伝送線路

概要

🙋

基板の配線で信号が乱れるのは、配線が長すぎるからですか？

🎓

長さだけでなく、信号の立ち上がりの速さとの関係で決まる。信号の変化が配線を往復するより遅ければ、配線全体がほぼ同時に同じ電圧になるので、ただの導線として扱える。立ち上がりが速くなり、往復の時間のほうが長くなると、配線は伝送線路になり、信号は波として進む。その波は特性インピーダンスが変わるところで反射する。だから高速の基板設計では、配線の特性インピーダンスをそろえ（多くは50 Ω）、端でのインピーダンスを合わせ（終端）、反射が問題にならない長さかどうかを確かめる。特性インピーダンスは線幅と誘電体の厚さ、誘電率から計算できる。

マイクロストリップの特性インピーダンス

$$ Z_0 = \frac{120\pi}{\sqrt{\varepsilon_{eff}}\left[\dfrac{w}{h} + 1.393 + 0.667\ln\!\left(\dfrac{w}{h} + 1.444\right)\right]},\quad \varepsilon_{eff} = \frac{\varepsilon_r + 1}{2} + \frac{\varepsilon_r - 1}{2}\left(1 + \frac{12h}{w}\right)^{-1/2}\quad (w/h \ge 1) $$

ハマースタッド・イェンセンの式（導体の厚さは無視）。w は線幅、h は誘電体の厚さ。w/h < 1 では別の形の式を使う。

遅延・臨界長・反射係数

$$ t_{pd} = \frac{\sqrt{\varepsilon_{eff}}}{c},\qquad l_{crit} \approx \frac{t_r}{2\,t_{pd}},\qquad \Gamma = \frac{Z_L - Z_0}{Z_L + Z_0} $$

t_r は立ち上がり時間。往復の遅延が t_r より長くなる長さ l_crit を超えると、反射は波形の段として現れる。

Coffee Break よもやま話

電信から高速デジタルへ

伝送線路の理論は、19世紀に海底電信ケーブルで信号がなまる問題を解くためにヘビサイドらが作った電信方程式に始まる。長い間、それは通信や放送の技術者の話だったが、デジタル回路の立ち上がり時間がナノ秒、さらにピコ秒になるにつれ、数cmの基板の配線にも同じ理論が必要になった。今では基板の積層構成（スタックアップ）を決める段階から、特性インピーダンスを計算して配線幅を決めるのが普通になっている。

計算例

例1：線幅と特性インピーダンス（FR-4、比誘電率4.3、誘電体厚0.2 mm）

線幅	特性インピーダンス	実効誘電率
0.20 mm	71.8 Ω	3.11
0.30 mm	58.3 Ω	3.20
0.392 mm	50.0 Ω	3.27
0.50 mm	42.9 Ω	3.34

50 Ωの線路の遅延は6.03 ps/mm（153 ps/インチ）。

例2：立ち上がり時間と反射を気にすべき長さ

立ち上がり時間	臨界長（往復 = t_r）	より厳しい目安（t_r/6）
1 ns	82.9 mm	27.6 mm
200 ps	16.6 mm	5.5 mm
50 ps	4.1 mm	1.4 mm

例3：25 Ωドライバ・50 Ω線路・終端なしの負荷（1 Vのステップ）

到達	負荷の電圧
1回目	1.333 V
2回目	0.889 V
3回目	1.037 V
4回目	0.988 V
5回目	1.004 V

ドライバ側の反射係数は −1/3、負荷（開放）は +1。50 Ωの線路に40 Ω・60 Ω・75 Ωの部分があると、反射係数はそれぞれ −0.11、+0.09、+0.20。

🙋

負荷で33%も行き過ぎてから、何回も揺れて落ち着くんですね。

🎓

終端のない負荷では電圧が2倍になって反射し、それがドライバに戻って一部がまた反射する。ドライバの出力インピーダンス25 Ωと線路の50 Ωが合っていないので、往復するたびに −1/3 をかけた波が戻ってくる。行き過ぎた電圧は受信側の素子の耐圧を超えたり、揺り戻しでしきい値をまたいで誤動作したりする。簡単な対策は直列終端で、ドライバの直後に25 Ωの抵抗を入れてドライバ側を50 Ωに合わせる。すると最初に半分の電圧の波が進み、負荷で2倍になってちょうど1 Vになり、戻った波はドライバで吸収されて揺れは止まる。複数の負荷をつなぐ配線では、末端に50 Ωの抵抗を置く並列終端を使う。

設計と解析の進め方

信号の立ち上がり時間から臨界長を求め、伝送線路として扱う配線を決める。
基板の積層構成を決め、目標インピーダンスになる線幅を計算する。
ドライバと負荷の構成に合わせて終端の方式を選ぶ。
ビアやコネクタなどインピーダンスが変わる部分を電磁界解析で評価する。
試作基板をTDRで測り、インピーダンスのばらつきを確かめる。

Coffee Break よもやま話

「試作では動いたのに量産で誤動作」

ある基板で、試作品は問題なく動いたが、量産品の一部で通信エラーが出た。調べると、量産の基板メーカーでは誘電体の厚さが試作より薄く、特性インピーダンスが50 Ωの設計に対して約42 Ωになっていた。終端抵抗との不整合で反射が増え、もともと余裕の少なかった波形がしきい値をまたいでいた。基板メーカーにインピーダンス管理（±10%）を指定し、TDRで測った検査成績を求めるようにして、エラーはなくなった。

よくある間違い

間違いと対策

間違い	起きること	対策
クロック周波数だけで判断	速い立ち上がりを見逃す	立ち上がり時間で判断
誘電体厚を管理しない	インピーダンスがずれる	インピーダンス管理を指定
終端なしで長い配線	行き過ぎと揺れ	直列・並列終端
リターン経路を分断	インピーダンス急変	連続したグラウンド面
ビアを無視	高速で反射	電磁界解析で評価

🙋

関連する内容も知りたいです。

🎓

関連するページはインピーダンス整合、クロストーク、アイダイアグラム、電源インテグリティ、差動信号が参考になる。